Многоканальное устройство тестового контроля логических узлов

Изобретение относится к контрольно-измерительной технике и может быть использовано для контроля логических узлов ЦВМ.Известно устройство для контроля логических микросхем, содержащее блок памяти, блок управления, генератор стимулирующих воздействий, коммутатор, блок сравнения, блок памяти неисправностей, блок формирования сигнала ошибки, регистр подпрограмм, регистр сбоев, регистр цикла, регистр возврата, адресный коммутатор, регистр масок, блок хранения масок, блок формирования масок 111 .Недостатком устройства, являются низкая достоверность контроля и ограниченные функциональные возможности, обусловленные тем, что оно не обеспечивает маскирование (блокировку) сравнения эталонных и полученных реакций по отдельным заданным выходам контролируемой логической микросхемы,на каждом из слов контролирующего теста, осуществляет лишь пословную блокировку сравнения на всех выходах микросхемы, что снижает достоверность контроля из-за полного отсутствия контроля микросхемы на значительном количестве слов теста по некоторым их выходам.Наиболее близким к изобретению является многоканальное устройство тестового контроля логических узлов, содержащее блок памяти, соединенный выходом с входом коммутатора, соединенного первым выходом с первым входом блока управления, вторым выходом " с входом блока приема и накопления информации, соединенного первым; выходом с первым входом Формирователя сигналов,.вторым выходом - с входом дешифратора адреса, выходы которого соединены с соответствующими первыми входами блоков контроля, соединенных вторыми, третьими и четвертыми входами соответственно с первым, вторым и третьим выходами формирователя сигналов, первыми выходами -с вторим входом блока управления, вторыми выходами - с соответствующими клеммами для подключения входов контролируемого логическогоузла 21 .Недостатком известного устройства является ограниченная область при" менения, что обусловлено отсутствием :возможности маскирования (блокировки) сравнения эталонных и полученных реакций по отдельным и различным на каждом слове теста выходам контролируемой микросхемы. Отсутствие мас- кирования йриводит к невозможности контроля широкого класса микросхем, состояния которых на отдельных и . разных выходах не определены в различных словах теста. Цель изобретения - расширениеобласти применения Устройства.Поставленная цель достигается тем,что в многоканальное устройство тестового контроля логических узлов,5 содержащее блок памяти, соединенныйвыходом с входом коммутатора, соединенного первым выходом с первымвходом блока управления, вторым выходом - с входом блока приема и на.)О копления информации, соединенногопервым выходом с первым входом фор"мирователя сигналов, вторым выходомс входом дешифратора адреса, выходыкоторого соединены с соответствующими первыми входами блоков контроля,соединенных вторыми, третьими и четвертыми входами соответственно спервым, вторым и третьим выходамиформирователя сигналов, первыми выходами - с вторым входом блока управления, вторыми выходами - с соответствующими клеммами для подключе"ния контактов контролируемого логического узла, введены мультиплексор,первый дешифратор признака, второйдешифратор признака, триггер, элемент, НЕ; первый элемент 2 И-ЙЛИ, второй элемент 2 И-ИЛИ, соединенный выходом с вторым входом формирователясигналов, третий вход которого соединен с выходом .первого элемента 2 ИИЛИ, соединенного первым входом с.первьм входом второго элемента 2 ИИЛИ и с первым выходом триггера,соединенного вторым выходом с вторым 35 входом первого элемента 2 И-ИЛИ и свторым входом второго элемента 2 И"ИЛИ, третий вход первого элемента2 И-ИЛИ соединен с выходом мультиплекаора и с входом элемента НЕ, соеди" 4 О ненного выходом с третьим входомвторого элемента 2 И-ИЛИ, четвертыйвход которого соединен с третьимвыходом блока приема и накопленияинформации, четвертый выход которогсоединен с вторым входом первого элемента 2 И-ИЛИ, Й -вход триггера соеди-,нен с выходом первого дешифраторапризнака, выход которого соединен свторым выходом блока приема и накопления информации,с первым входоммультиплексора,с входом второго дешифратора признака,выход которогосоединен с 5 - входом триггера,вторые входы мультиплексора соединены склеммами для подключения контролируе мого логического узласНа чертеже приведена блок-схемаустройства.ФМногоканальное устройство контролялогических узлов содержит блок 1 60 памяти,соединеннйй выходом с входомкоммутатора 2, соединенного первымвыходом с входом блока 3. управления,вторым выходом - с входом блока 4приема и накопления информации, сое 65 диненного первым выходом с первым.ра б адреса, выходы которого соеди".нены с соответствуецнми первымивходами блоков 7-1 - 7. - п контроля,.соединенных вторыми, третьими н четвертыми входами соответственно спервым, вторьвс и третьим выходамиформирователя 5 сигналов, первымивыходами - с вторым входом блока 3управления, вторыми входами -с соответствующими клеммами для подключения контактов контролируемого логического узла 8. Выход первого элемен"та 9 2 И-ИЛИ соединен с третьим входом формирователя 5 сигналов., второйвход которого соединен с выходом вто.рого элемента 10 2 И-ИЛИ, соединенного первым -входом с первым входомпервого элемента 9 2 И-ИЛИ и с первымвыходом триггера 11, соединенноговторым выходом с вторым. входом первого элемента 9 2 И-ИЛИ и вторым входом второго элемента 10 2 И-ИЛИ, третий вход первого элемента 9 2 И-ИЛИсоединен с выходом мультиплексора 12и входом элемента 13 ЯЕ соединенно"го выходом с третьим входом второгоэлемента 10 2 И-ИЛИ, четвертый входкоторого соединен с третьим выходомблока 4 приема и накопления информации, четвертый выход которого соединен с четвертым входом первого элемента 9 2 И-ИЛИ, Й -вход триггера11 соединен с выходом первого дешиф-.ратора 14 признака, вход которого.соединен с вторым выходом блока 4приема и накопления информации, спервым входом мультиплексора 12, свходом второго дешифратора 15 признака, выход которого соединен с бвходом триггера 11, вторые входымультиплексора 12 соединены с клеммами для подключения контролируемогологического узла 8.Устройство работает следующимобразом,Количество блоков 7 контроля (И)соответствует числу контактов контролируемого логического узла 8.В исходном соотношении (послезадания сигнала установки) триггер11 находится в состоянии, разрешающем прохождение сигналов с выходовблока 4 приема и накопления информации через элементы 9 и 10 2 И-ИЛИна формирователь 5 сигналов .,В рех:име коммутации с блока 3 управления в коммутатор 2 подается начальный адрес необходимой программи сигнал Зайрос;" йо начальномуадресу коммутатор 2 выбирает из бло-ка 1 необходимую программу контроляи коммутации.В программе записан коммутационный тест, который обеспечиваетнеобходимые соединения контактовузла 8 с блоком 7 так, что на вход-,нне контакты узла 8 поступают тесто"вые воздействия, а его выходные реакции с выходных контактов сравниваются с эталонными, реакциями блока 7.Информация,считанная с блока 1 5 памяти, через коммутатор 2 поступаетна блок 4 приема и накопления информации, который Формирует (1 оф 3 )- разрядное слово, (офени) - разрядовопределяют адрес котакта, а осталь- О ные три разряда - управляющие сигналы Запись 0, Запись 1 иОпрос. Управляющий сигнал Опрос подается на формирователь 5сигналов, а адресные сигналы - на 15 дешифратор б адреса.Управлякщие сигналы Запись 0и Запись 1поступают на Форми"рователь 5 через открытые триггер11, элементы 10 и 9 2 И-ИЛИ и преу- ставляют собой йарафазный код логического сигнала, записываемого в соответствующий адресу ) -го контактаблок 7-Если в блок 7 внеобходимо записать сигнал О, по двум выходамЗаписьО и Запись 1 с блока 4 выдается код 10, если 1 - код01.В режиме коммутации формирователь5 сигналов вырабатывает сигнал Коммутации по приходу сигнала ЗаписьО .ФПри,принадлежности 1 -го контакталогического узла 8 к входу по егоадресу, заданному дешифратором б, Зэ поступает с Формирователя 5 сигналКоммутация, по которому соответствующий блок 7- 1 переходит,в режимвыдачи входных воздействий на 1 -тыйконтакт узла 8.40 При принадлежности-го контактаузла 8 к выходам Коммутационныйтест ие действует на блок 7 контроля.Признаком конца коммутационноготеста является появление первого по 45 времени сигнала." Опрос, послекоторого устройство переходит в режим контроля.для контроля узла 8 по. -муслову теста с блока 1 памяти поступают последовательно во времени надешиФратор б адреса входных контактов, )оторые должны изменить лргичес. кий уровень по сравнению с (,( -Цтестовым словом, совместно с сигна-лом ЗаписьО или Запись 1,После ввода совокупности адресовэтих изменений с информацией ЗАпись 1 с блока памяти поступаютадреса выходных контактов, состояниякоторых определены в тесте и которые 60 должны изменить логический уровеньо сравнению с ( ) -1) тестовым словом.Затем с блока 1 памяти поступаете данном-том слове теста признак, 5 показывающий, что,вводимые далее адреса характеризуют выходы логическо- поступает логическое состояние тогого узла, состояния которых в данном . же-го выхода, блок 7-не эьщаетслове теста не определены, Поступаю- сигнал Не годенф по данному-мущия с блока 1 признак расшифровыюа- выходу, что и является маскированиемется дешифраором 14, который пере- , сравнения по выходам с неопределенключает триггер 11 по-входу в сос-ными ю тесте состояниямй логическоготояние, разрешающее прохождение сиг- . узла 8.налою с мультиплексора 12 через эле- , По окончании ввода адреса выхоменты 9 н 10 2 И-ИЛИ. дою, имеющих неопределенные состояТриггер 11 переключившись, запре- ния, ю данном слове теста вводитсящвет."прохождение сигналов фЗапись О признак, поступающий на юход дешиффОф иЗапнсьфф 1 ф .с выходов бла": Ратора 15 и переключаютий триггерка 4 на входы формирователя 5, в . 11 в исходное состояние (разрешаюрезультате чего запись тестовой ин- щее прохождение информации с блока 4Формации иэ блока 1 ю блоки 7 - 1 - на формирователь 5) .7-и прекращается. )5 после ввода информации в: блокОдновременно триггер 11 разрешает 7 -по всем: выходам.логическогопрохождение информации с выхода ло- узла 8 и исходной .устаиоюки триггергического узла 8, выбранного мульти- .11 с блоКа 1 памяти поступает сиг-.плексором 12 по адресу, заданному нал ффОпросф на блок 3 упраюления,с выхода блока 4 приема и йакопле- . 2 О где анализируются состояния выходовНия, на вход элемента 13 ЯЕ и эле- блоков 7 - , выдавиХ Результатмента 9 2 и-илй и.далее через эле-. ковтроля по всем. .-тьаи контактаммеиты 9 и 10 2 И-ИЛИ и формирователь узла 8,5 сигналов - на входы блоков 7 - 1 " . Сигнал ф.Яе годенф выдается ю томслучае, если хотя бы один из уровнейВ результате в блоки 7- контроля юцходных сигналов логического узлао каждому-му выходуузла 8,сос ве соответствует уровню. эталонныхтоявие которого не определено в тес- сигналою, заданных .на блохи 7-1те, записанном в блоке 1, записыва- ,. 7- п.с: блока .1,ется определенное логическое состо-.Таким, образам,. введевие мультияиие существующее на. выходе логи-. пдексора 12, элемента:13 ОЕ, элеманческого узла 8 после задания: на его тою Ъ и 10 .2 И-ИЛИ,триггера .11., де,- ,.входы входных воздействий. Элемент аифраторов. 14 и 15 позволяет:эабло.13. обеспечивает получение парафазно" . кировать:.по"каждому адову теста в отго кода, необходимого для записидальности несравиение по тем .выходамнуля или единицы в блок, 7 -. логического узла 8, состояниякото .35В соответствии с тем, что на один рых не определены в тестеу что позво"вход блока 7-контроля поступает ляет койтролировать широкую номен"логический сигнал с выхода-го логи- клатуру логических узлов. и расширяческого узла 8, а на другой его вход ет область применения устройства.. Составитель В.Дворкинедактор ОЮрковецкая ТехредИ.Гергель Корректор О.Би каэ 8 илиал ППП фПатент, г. Ужгород, ул. Нроектна 8/43 Тираж .710 ВЯИИПИ Государственного комит по делам изобретений и откры 113035, Москва, й, Рауыска Подписноеа СССРйнаб., д.4/5