Устройство для контроля логических блоков

(71) Львовский орнический институт л, М ( Куб дена Лен енина политехского комсоо 3) 681. 3(088,8 6) 1. Авторско 868763, кл. 02. Авторское 875390, кл, 0 тель ств о ССС/46, 1979. свид6 Г 1 видет 6 Р 1 госудАРстеенный номитет сссРпо делАм изОБРетений и отнРьпий(54)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ БЛОКОВ, содержащее задатчиктестов, блок управления, генераторимпульсов, группу из в сигнатурныханализаторов (где и - количество информационных входов устройства) иблок индикации, причем блок управления содержит первый, второй и третийтриггеры, первый элемент ИЛИ, первыйсчетчик, первый элемент НЕ, первыйэлемент И и два переключателя, причем выходы первого и второго переключателей соединены соответственно совходами первого и второго триггеровблока управления, единичный выходпервого триггера блока управлениясоединен с первым входом первого элемента ИЛИ, выход которого соединен спервым входом первого элемента И,единичный выход второго триггера блока управления соединен со.входом обнуления первого счетчика блока управления, со входами начальной установки сигнатурных анализаторов группы,выход переполнения первого счетчикасоединен со счетным входом третьеготриггера, нулевой выход которого соединен со вторым входом первого элемента И и через первый элемент НЕ блокауправления - со входом разрешения за-,писи каждого сигнатурного анализатора группы, информационный выходи +1)-го сигнатурного анализатора соединен со входом блока индикации, информационные выходы задатчика тестов являются тестовыми выходами устройства, каждый вход группы информационных входов устройства соединен с первым информационным входом соответствующего сигнатурного анализатора группы, информационный выход каждого 1-го сигнатурного анализатора группы (где 1 -эот 1 до ь соединен со вторым информационным входом( +1)-го сигнатурного анализатора, второй информационный вход первогосигнатурного анализатора соединен с шиной нулевого потенциала, о т л ич а ю щ е е с я тем, что, с целью повышения быстродействия, в устрой-ство введен блок настраиваемой задержки, содержащий регистр, счетчик, Цф элемент И и элемент ИЛИ, а в блок . Управления введены четвертый и пятый Ъффе .триггеры, второй счетчик, группа переключателей, второй и третий эле-менты И, второй элемент ИЛИ и второй элемент НЕ причем нулевой выход третьего триггера блока управления Вцщ соединен с первым входом второго элемента И, выход которого соединен со счетным входом первого счет- О чика блока управления и с тактовым Я входом эадатчика тестов, выход перво го элемента И соединен со счетным входом четвертого триггера, единич- аный выход которого соединен со вто" рым входом второго элемента И блока управления, с первым входом элемента И. блока настраиваемой задержки и с входом разрешения счета счетчика бло. Иф ка настраиваемой задержки, единичный выход второго триггера блока управления соединен с первым входом второго элемента ИЛИ, со входом начальной установки второго счетчика, выход переполнения которого соединен со вто" рым входом второго элемента ИЛИ, вы" ,ход второго элемента ИЛИ соединен1105897 10 со входом начальной установки третьего триггера, единичный выход которого соединен с первым входом третьегоэлемента И и через второй элемент НЕсо входом пуска первых й сигнатурныханализаторов группы, выход тактовогогенератора. соединен со вторым входом,и со вторым входом элемента И блока,настраиваемой задержки, выход третьего элемента И блока управления соединен со счетным входом второго счет.чика, со входом разрешения переписив п +1 ) -й сигнату рный анализаторгруппы, с первым входом элемента ИЛИблока настраиваемой задержки, выходытретьего переключателя блока управления соединены соответственно с еди"ничным и нулевым, входами пятого триггера блока управления, единичный выИзобретение относится к вычислительной технике и может быть исполь-.зовано для контроля логических блоков электронного цифрового оборудования,Известно устройство для контролялогических блоков, работающее попринципу сравнения эталонных выходных реакций с выходными реакциями,полученными на выходах контролируемого блока. Оно содержит память,бдок записи, генератор импульсов,триггер, первый и второй элементы И,блок управления, счетчик импульсов,дешифратор, регистр теста, коммутатор и схему сравнения логическихсостояний 1).Недостатками данного устройстваявляются:сравнительно малое быстродействиеза счет применения памяти в качествегенератора тестов и за счет последовательного изменения входных воздействий с целью устранения гонок элект.рических сигналов в схеме;большой объем памяти, используемый для хранения тестовой. программыи эталонных выходных реакций.Наиболее близким к предлагаемомуявляется устройство для контроля логических блоков, содержащее задатчиктестов, контролируемый логическийблок, блок управления, генераторимпульсов, первые и сигнатурных анализаторов, второй сигнатурный анализатор и блок индикации. Выходы блокауправления соединены с первыми входами сигнатурных анализаторов и с входом задатчика тестов, выходы котороход которого соединен со входом разрешения записи регистра блока настраиваемой задержки, информационные выходы которого соединены с информационными входами счетчика, выходэлемента И блока настраиваемой задержки соединен со счетным входомсчетчика, выход переполнения которого соединен со вторым входом элементаИЛИ блока настраиваемой задержки,со входом первого элемента ИЛИ блокауправления и со входом начальнойустановки третьего триггера блокауправления, выход элемента ИЛИ блоканастраиваемой задержки соединен стактовым входом первых и сигнатурныханализаторов, выходы группы переключателей группы блока управления соединены с информационными входами регистра блока настраиваемой задержки. го соединены с входами контролируемого блока, выходы которого соединены с вторыми входами первых п. сигнатурных анализаторов, выход каждого предыдущего из первых и сигнатурных анализаторов соединен с третьим входом каждого последующего из первых Р сигнатурных анализаторов, вход последнего о-го сигнатурного анализатора соединен с входом второго сигнатурного анализатора, выход которогосоединен с блоком индикации.Блок управления содержит три триггера, первый элемент И, первый инвертор, элемента ИЛИ, первый счетчик,два переключателя, коммутирующие установочные входы двух триггеров,причем выход первого триггера черезэлемент ИЛИ соединен с первым входомпервого элемента И, выход второготриггера соединен с входом сбросапервого счетчика 23.Недостатком известного устройстваявляется то, что оно может толькоконтролировать логические блоки, содержащие схемы, предельная частотаработы которых меньше или равна фиксированной частоте устройства. Этоприводит к возникновению неопределенных состояний этих схем, что в ко нечном результате приводит к неоднозначности выходных сигнатур.Другим недостатком этого устройства является сравнительно невысокоебыстродействие при контроле логиче ских блоков, у которых время распространения сигналов от входа к выходуменьше фиксированного времени в устРойстве контроля. Время проведенияконтРоля одного блока устройством определяется временем задержки распространения сигнала от входа к выходу.При проведении контроля блоков, у которых время распространения сигна ла со входа на его выход небольшое,производительность устройства для контроля падает, так как фиксированное время, необходимое для считывания сигнатуры, не меняется при контроле блоков, у которых время контроля меньше.Целью изобретения является повышение быстродействия устройства контроля логических блоков. 15Поставленная цель достигается тем1 что в устройство для контроля логических блоков введен блок настраива-емой задержки, содержащий регистр, счетчик, элемент И и элемент ИЛИ, а в блок управления введены четвертый и пятый триггеры, второй счетчик, группа переключателей, второй и третий элементы И, второй элемент ИЛИ и второй элемент НЕ, причем нулевой25 выход третьего триггера блока управления соединен с первым входом второго элемента И, выход которого соединен со счетным входом первого счетчика блока 1 правления и с тактовым входом задатчика тестов, выход первого элемента И соединен со счетным входом четвертого триггера, единичный выход которого соединен с вторым входом второго элемента И блока уп- З 5 равления, с первым входом элемента И блока настраиваемой задержки и с входом разрешения счета счетчика блока настраиваемой задержки, единичный выход второго триггера блока уп" 40 равления соединен с первым входом второго элемента ИЛИ, с входом начальной установки второго счетчика, выход переполнения которого соединен с Вторым входом второго элемента ИЛИ 45 выход второго элемента ИЛИ соединен с входом начальной установки третьего триггера, единичный выход которого соединен с первым входом третьего элемента И и через второй элемент НЕ с входом пуска первыхсигнатурных анализаторов группы, выход такто вого генератора соединен с вторым входом третьего элемента И блока управления и с вторым входом элемента И блока настраиваемой задержки, выход третьего элемента И блока управления соединен со счетным входом второго счетчика, с входом разрешения переписи в Ь+11-й сигнатурный анализатор группы, с первым входом эле мента ИЛИ блока настраиваемой задержки, выходы третьего переключателя блока управления соединены соответственно с единичным и нулевым входами пятого триггера блока управления, 65 единичный выход которого соединен свходом разрешения записи регистраблока настраиваемой задержки, информационные выходы которого соединеныс информационными входами счетчика,выход элемента И блока настраиваемойзадержки соединен со счетным входомсчетчика, выход переполнения которого соединен с вторым входом элемента ИЛИ блока настраиваемой задержки,с входом первого элемента ИЛИ блокауправления и с входом начальной установки третьего триггера блока управления, выход элемента ИЛИ блока настраиваемой задержки соединен с тактовым входом первых и сигнатурных анализаторов, выходы группы переключателей группы блока управления соединены с информационными входами регистра блока настраиваемой задержки.На фиг. 1 приведена блок-схемаустройства для контроля логическихблоков; на фиг. 2 - функциональнаясхема блока управления; на фиг. 3функциональная схема блока настраиваемой задержки,Устройство для контроля логических блоков содержит блок 1 управления, шину 2 управляющих сигналов 2.12 1+7, генератор 3 импульсов с выходом 4, блок 5 настраиваемой задержкис выходами 6. 1, 6.2, задатчик 7,тестов, вырабатывающий на выходах 8 тестовые последовательности и представляющий собой генератор последовательности псевдослучайных кодов, контролируемый логический блок 9 с выходами 10.1 - 10.ь, первые 11 и вторые 12элементы И, элементы 13 ИЛИ, сумматоры по модулю два 14 и регистры 15сдвига, образующие группу сигнатурных анализаторов 16.1-1 б,п, имеющиевыходы 17,1-17.ь, сигнатурный анализатор 18, содержащий сумматор 14,регистр 15 и блок 19 индикации.Выходы блока 1 управления соединены с входами. элементов 11 и 12 и установочным входом группы сигнатурных анализаторов 16.1-16.д, с входами блока 5, с входами сигнатурного анализатора 18 и с входом задатчика 7 тестов. Выходы 8 задатчика тестов 7 соединены с входами контролируемого блока 9, выходы 10 которого подключены к входам сумматора 14 группы сигнатурных анализаторов 16.1-16.й . Выход 4 генератора 3 импульсов сое-динен с первым входом блока 1 управления и с входом блока 5. Выход 16.1 блока 5 соединен с вторым входом блока 1 управления. Выход 6.2 блока 5 соединен со стробирующими входами группы сигнатурных анализаторов 16.1 16.п. В каждом сигнатурном анализато" ре 16 выходы сумматоров 14 соединены с входами элемента И 11. Выходы элементов И 11 и 12 соединены с вхо-.дами элемента ИЛИ 13, выход которогосоединен с входом регистра 15, Выхьды регистра 15 соединены с входамисумматора 14, Выход последнего разряда регистра 15 предыдущей группы 16соединен, кроме того, с входом эле"мента И 12 последующей группы 16,кроме сигнатурного анализатора 16,1,в котором вход элемента 12 заземлен.В анализаторе 16,п выход последнегоразряда регистра 15 соединен с инфор-омационным входом сигнатурного анализатора 18, выход которого соединенс блоком 19 индикации.Блок 1 управления (фиг. 2) содержит переключатели 20-22, коммутирующие установочные входы триггеров 2325, Э -триггеры 26 и 27, элементыИ 28, ИЛИ 29, И 30 И 31, элементыНЕ 32 и 33, двоичные счетчики импульсов 34, 35, элемент ИЛИ 36 и группу 20переключателей 37.Выход триггера 24 соединен с входом обнуления счетчиков 34, 35 и сустановочным входом триггера 27 через элемент ИЛИ 29. Выход триггера 2523 соединен со счетным входом триггера 26 через элемент ИЛИ 36 и эле"мент И 30, выход которого являетсявыходом 2,4 блока управления. Второйвход элемента ИЛИ 36 и установочный ЗОвход триггера 26 соединены с входом6,1 блока управления. Выход тригге"ра 26 является выходом 2.5 блока управления и, кроме того, соединен свторым входом элемента И 28. Выход 35элемента И 28 соединен со счетнымвходом счетчика 34 и является выходом 2.1 блока 1. Единичный выходтриггера 27 через элемент НЕ 32 поступает на выход 2.2 блока управле Ония и через элемент И 31 - на счетныйвход счетчика 35 и на выход 2,6 блока управления,Нулевой выход триггера 27 соединен с первым входом элемента И 28,вторым входом элемента И 30 и черезэлемент НЕ 33 - с выходом 2.3 блокауправления.Выход 4 соединен с вторым входомэлемента И 31, Выход переполнениясчетчика 35 соединен с вторым входом 5 Оэлемента ИЛИ 29. Выход переполнениясчетчика 34 соединен со счетным входом триггера 27.Блок 5 настраиваемой задержки(фиг. 3) содержит элемент И 38, эле"мент ИЛИ 39, регистр 40, реверсивныйсчетчик 41.импульсов. Входы элементаИ 38 соединены с входами 2.5 и 4, авыход соединен с счетным входом счетчика 41. Информационные входы регист ра 40 соединены с выходами 2.7-2(1+7)блока 1, а выходы соединены с информационными входами счетчика 41, выход которого соединен с первым входом элемента ИЛИ 39 и выходом 6.1 65 блока управления. Второй вход элемента ИЛИ 39 соединен с выходом 2.6 блока 1, а выход соединен с сигналом6.2. Вход записи счетчика 41 соединен с выходом 2.5 блока 1,Устройство работает следующимобразом.Блок 1 управления сигналом 2,4устанавливает группу сигнатурных анализаторов 16.1,, 16,ь и сигнатурный анализатор 18 в исходное состояние по сигналу 2.7 в блок 5 настраиваемой задержки записывается код временной задержки (сигналы 2,8, .2 (1 +7) распространения двоичныхсигналов через контролируемый блок 9,Задержка задается при помощи группыпереключателей 37 в блоке 1 управления. По управляющему сигналу 2.1 задатчик 7 выдает на выходы 8 первыйтест, который поступает на входыконтролируемого блока 9,С выходов 10.1, , 10.п информация ( реакция на поступающую информацию первого теста) поступает черезсумматоры 14, выполняющие операциюсложения по модулю два, через элементы И 11 и элементы ИЛИ 13 на входы регистров 15 сдвигаЕдиничноезначение сигнала 2. 2 и нулевое значе)ние сигнала 2.3 открывают элементы11 и закрывают элементы 12 соответственно. Сигналом 2,5 от устройствауправления срабатывает блок 5 настраиваемой задержки, который выдаетсигнал 6.2 записи информации с выходов блока 9 в первые разделы и сдвигающих регистров 15, каждый из которых имеетразрядов. В это время ванализатор 18 импульсы сдвига 2.6 непоступают.Затем выдается второй тест.Блок 1 управления по сигналу 2.5включает снова блок 5 настраиваемойзадержки, который повторяет действиезаписи в регистры 15 (с учетом обратных связей через сумматоры 14) информации, поступающей с выходов 10. 1,10. и блока 9. В результатепрохождения всей программы (последовательность тестов) в регистрах 15сдвига поканально в виде сигнатурызаписана выходная информация контролируемого 9 блока.После прохождения всех тестовблок 1 управления закрывает элементИ 11 и открывает элемент И 12 и выдает последовательность ит импульсов(сигнал 2.6 и 6.2 ) сдвига, по которой образованные в регистрах 15 сигнатуры передаются через элементы 12и 13 с регистров предыдущих сигнатурных анализаторов в регистры последующих, а с последнего и-го сигнатурно"го анализатора в анализатор 18, гдеобразуется результативная сигнатурадля контролируемого 9 блока. Это сиг"натура представляет собой сжатую информацию от выходной реакции контролируемого блока на входную тестовую последовательность. Сигнатура индицируется блоком 19 индикации. Оператор проводит сравнение полученной сигнатуры с эталонной, рассчитанной для исправного логического блока, и в соответствии с результатом сравнения судит о состоянии исправности контролируемого блока.Блок 5 настраиваемой задержки работает следующим образом.В начале процесса контроля по нажатию кнопочного переключателя "Заг. " 22 фиг. 2) на выходе триггера 25 1 сигнал 2.7 блока управления ) появляется тактирующий импульс, который, поступая в регистр 40, проводит запись кода временной задержки для конт ролируемого блока, задаваемого при 20 помощи тумблерных переключателей 37, Временная задержка сохраняется в этом регистре до конца процесса контроля. При переходе сигнала 2.5 из уровня нуля к уровню единицы происходит перезапись содержимого регистра 40 в реверсивный счетчик 41, при этом открывается элемент И 38, что разрешает подать на счетный вход счетчика 41 последовательность импуль сов из генератора 3. При этом проводится счет до появления сигнала 6,1 переполнения счетчика (что указывает истечение задаваемой задержки), по которому проводится запись в регистры 15 сдвига. При образовании (результативной сигнатуры в группе из о сигнатурных анализаторов последовательность импульсов сдвига 6.2 поступает в регистры 15 от генерато ра 3 в виде сигнала 2.6 через элемент ИЛИ 39. Блок настраиваемой задержки позволяет изменять частоту стробирования в пределах от/2 до 1, где 1 " частота генератора 3 4 импульсов; 1 - разрядность счетчика 41.Код задержки при контроле определенного логического блока задается группой переключателей 37 блока уп" равления. Этот код определяет часто 50 ту стробирования и вычисляется как ближайшее большое целое число, полученное в результате деления временной задержки распространения .сигналов через контролируемый блок на пе риод Тгенератора 3. Период Топределяется суммарной задержкой распространения сигналов через элементы 12 и 13, сумматор 14 и регистр сдвига 15 Эта частота фиксирована и зависит 60 только от используемой элементной базы в предлагаемом устройстве. Блок 1 управления работает следующим образом. 65После нажатия кнопки 21 "Исх." импульс с выхода триггера 24 сбрасы" вает триггер 27, счетчики 34, 35 и сигнатурные анализаторы 16.1 -1 б.о и 18. Нулевое состояние триггера 27 разрешает прохождение сигналов че" рез элемент 30, открывает через эле-. мент НЕ 32 элементы 11 И сигналом 2. 2 и запирает через элемент НЕ 33 сигналом 2.3 элементы 12 И анализаторов 16.1, , 16,0. После нажатии кнопки "Пуск" 20 импульс с выхода триггера 23, пройдя через элементы ИЛИ 36, И элемент 30, устанавливает триггер 26 в "1", выход триггера 26 сигнал 2.5 ), как указано, запускает блок 5 настраиваемой задержки,.выход 6.1 которого через обратную связь поступает на вход элемента ИЛИ 36 и на установочный вход триггера 26, образуя встроенный генератор импульсов с переменной частотой 1,. Последовательность импульсов 2.5 проходит через открытый элемент И 28 так как триггер 27 находится в "нулевом состоянии"), поступает на счетный вход счетчика 34 и выходит с блока 1 управления как сигнал 2.1. Счетчик 34 считает до М импульсов, соответствующих числу тестов.После переполнения счетчика 34 триггер 27 устанавливается в "1", что запирает элемент И 30, открывается через элемент НЕ 33 элемент И 12 и закрывает элемент И 11. При этом заканчивается этап подачи тестов и выборки.поканальных сигнатур, Единичное состояние триггера 27 открывает элемент И 31. и пропускает последова" тельность импульсов от генератора 3 на счетный вход счетчика 35. Последний проводит счет необходимыхимпульсов для образования результативной сигнатуры в анализаторе 18. Импульсы с выхода 2.6 блока 1, пройдя через блок 5 настраиваемой задерж" ки, выходят как сигнал 6.2 сдвига регистров 15 анализаторов 16.1, 16,д и записи в анализатор 18.Сигнал переполнения счетчика 35 через элемент ИЛИ 29 прбводит сброс триггера 27, что блокирует передачу импульсов через элемент И 31. Это свидетельствует об окончании процесса формирования результативной сигнатуры в анализаторе 18. Последняя . отображается блоком 19 индикацииВ отличие от прототипа, предлагаемое устройство позволяет контролиро.вать логические блоки с различными задержками распространения сигналов, Если в прототипе для такого контроля требуется проводить замену элементов задержки, находящихся в генераторе импульсов стробирования задатчика ,тестов и записи в группу из и. сигна" ,турных анализаторов, что неудобно сточки зрения конструкции устройстваи требует больших затрат времени, тов предлагаемом устройстве за счетвведения блока настриваемой задержкии модификации блока управления необходимо только записать код задержкираспространения сигналов для контролируемого объекта. Настраивание частоты стробирования и стробирование входной информации в присутствии те-стовых данных на входах схемы позволяет устранить неопределенные состояния в схеме контролируемого блока,вызывающие неоднозначность сигнатур,свойственные прототипу при контролев случае, когда предельная частотаработы контролируемого блока меньше,чемфиксированная в устройстве контроля.1105897фигЗСоставитель И.Сигалов Редактор,С.Тимохина Техред И. Асталош Корректор В.ГирнякВ Заказ 5603/39 Тираж 699 Подписное ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, ж, Раушская наб., д, 4/5филиал ППП "Патентф, г.ужгород, ул.Проектная, 4