Устройство для вычисления логических выражений переменных

Номер патента: 1119004

Опубликовано: 15.10.1984

Авторы: Бобков, Козюминский, Мищенко

МПК: G06F 7/00

Метки: выражений, вычисления, логических, переменных

...а входы дешифратора 2 - к информационным входам ло" гических переменных Х - Х уст.п.ф%ройства. 2 выходов дешифратора 1 подключены ко входам элементов ИЛИ групп элементов ИЛИ 3, - 3пф выходы которых подключены к соответствующим адресных шинам блоков памяти 4 - 4соответственно, 2" информационных выходов каждого блока памяти 4 - 4, подключены к 21 информационным входам коммутаторов 5 - 5, соответственно. Одноименные управляющие входы коммутаторов 5 - 5 объединены и подключены к соответствующим 2 выходам дешифратора 2. Выходы коммутаторов 5 - 5 являются выходами сигналов у " у устройства,Работу устройства рассмотрим на примере реализации системы двух логических функций четырех переменных, заданных таблицей истинности0 0 0 0 О 0 0 0 0 1 0 1 0...

Номер патента: 1129616

Опубликовано: 15.12.1984

Авторы: Берковская, Дядюченко, Кузьмина, Фирле, Шек-Иовсепянц

МПК: G06F 11/26

Метки: логических, узлов

...2 памяти. Из блока 2 памяти выбирается команда, которая поступает в блок 3 наинформационные входы регистра 23 команд иэлемента 26 ИЕдиничный сигнал с инверсноговыхода триггера 25 числа разрешаетприем команды в регистр 23 команд.Команда состоит из кода операции, адреса и признака числа, Адрес с первого выхода регистра 23 команд поступает на вход регистра 22 адреса, кодоперации с третьего выхода регистра23 поступает,в дешифратор 24 кода операций, признак числа с второго выходарегистра 23 - на триггер 25 числа,Дешифратор 24 вырабатывает управляющие сигналы, поступающие на управляющий вход счетчика 20 команд приоперации передачи управления, науправляющий вход элемента 29 И и науправляющий вход регистра-накопителя28 при операциях...

Номер патента: 744580

Опубликовано: 30.06.1980

Авторы: Вепхвадзе, Гагошидзе, Григалашвили, Клдиашвили, Которашвили

МПК: G06F 11/08

Метки: логических, схем

...шестнадцатиричной формах. В блоке 14 помещается знаковый генератор, ко. торый в соответствии с полученной информацией осуществляет выработку управляющего сигнала засвечением луча в требуемых развертках и точках.Цифровая информация соответствует только одной ячейке памяти, тогда как временная ди. аграмма содержит информацию как с этойячейкй йаЫяти, так и несколько бигов инфор.мацйи по каждому каналу в сторону воэрастания номера ячеек блока памяти. 744580 адикации таким, образом, что если требуетсяконтролировать данные, предшествующие клю.чевому слову, то тогда происходит прекращение процесса непрерывной записи в блок 6 памяти и устройство переходит в режим отобра.жения информации, а если требуется массивданных, последующих ключевому...

Номер патента: 1048476

Опубликовано: 15.10.1983

Авторы: Жоров, Новиков, Романенко

МПК: G06F 11/25

Метки: логических, схем

...которых соединены с первымивхоцами соответствующих первых блоковсовпацния, вторые вхоцы которых соецинены с выхоцами вторых элементов Игруппы, а выхоцы первых блоков совпацения поцкпючены к первым вхоцам блокавыцепения неисправностей, вторые вхоцыкоторого поцкпючены к выхоцам первогокоммутатора, а выхоцы - к вхоцам элемента ИЛИ, вторые вхоцы коммутаторовявпяются информационными вхоцами устройства.тНа фиг, 1 прецставпена функциональная схема устройства.Устройство соцержит контропируэмую схему 1, второй коммутатор 2, первый коммутатор 8, цешифратор 4, вторые эпементы И 5, второй блок 6 совпацения первый регистр 7, цешифратор 8, пульт 9 управления, цешифратор 10, первые элементы И 11, вторые регистры 12, первые блоки 13 совпацения,...

Номер патента: 1252786

Опубликовано: 23.08.1986

Авторы: Золотухина, Хохлачев

МПК: G06F 11/26

Метки: логических, схем

...и процесс 50 работы устройства повторяется.С выходов генератора 1 тактовых импульсов тактовые импульсы первой фазь 1 также поступают ца счетный вход счетчика 9 адреса, авторой фазы - ца угравлякщие входы коммутатора. 11 а счетчике 9 адреса фиксируется код, соответствующий такту Выходы блоков 6 и 7 задержекподключены через блоки 10 и 1 по тенциального согласования, обеспечивающие формирование импульсов достаточной длительцости и мощности с целью компенсации возможного:читывание сигналов с выходов контолируемой логической схемы 5 и блоа 8 хранения эталона. Сигналы подаются ца единичные входы триггеров регистра 18 и изменяют их состояние, В случае совпадения сигналов ца одноименных выходах схемы 5 и блока 8 рлбоч ы схемы который после...