Устройство для демодуляции двоичных сигналов
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1617656
Авторы: Карташевский, Кловский
Текст
, .Ж 1617656 7/22 ОСУДАРСТВЕННЫЙ КОМИ 1 ЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР ПИСАНИЕ ИЗОБРЕТЕНИЯ ВТОРСКОМ ИДЕТЕЛЬСТВУ ОДУЛЯЦ РОЙСТ ЫХ СИ ретени и може редачи вязи с игнало в дек зобрет ВО ДЛЯ ГНАЛО В е относи т найти и дискретн рассеяни в по врем аметрово ения явл(71) Куйбышевский электротехническийститут связи(56) Авторское свидетельство СССРМ 794767, кл, Н 0427/22, 1979,(54) УСТ ДВОИЧН (57) Изоб диосвязи темах пе каналам с маемых с пример Целью и ся к технике рарименение в сисых сообщений по м энергии приниени и частоте, нам канале связи. яется повышение. Ьк) ЧЧ = Гдчо,а 1 91=9 (с Л - /Т), те ю Т,(В +1 ) Т. быстродействия. Поставленная цель достигается за счет введения первых 8 и вторых 12 сумматоров, последовательно соединенных вычислительного блока 9 и блока 10 сравнения, а в каждом блоке 2 обработки сигналов - компенсатора межсимвольных искажений, первого и второго вычислительИзобретение относится к технике радиосвязи и может найти применение в системах передачи дискретных сообщений по каналам связи с рассеянием энергии принимаемых сигналов по времени и по частоте, например в декаметровом канале связи. Целью изобретения является повышение быстродействия.На фиг. 1 изображена структурная электрическая схема предлагаемого устройства, на фиг. 2 - структурная электрическая схема вычислительного блока. Устройство содержит блок 1 и реобразования входного сигнала блоки 2 обработкисигналов, каждый из которых содержит линию 3 задержки, блок 4 оценки импульснойреакции, компенсатор 5 межсимвольных искажений, первый 6 и второй 7 вычислительные блоки, а также первые сумматоры 8,вычислительный блок 9, блок 10 сравнения,регистр 11 сдвига и вторые сумматоры 12.Вычислительный блок 9 выполнен напреобразователях 13 напряжение - код,матрице резисторов 14, мультиплексорах15,.усилителях 16 и инверторах 17,Устройство работает следующим образом.Обозначим низкочастотный эквивалентимпульсной реакции канала связи с памятью через д(1, Я, Тогца на входе демодулятора при передаче последовательностикодовых символов (Ь), = О,К сигнал будетиметь вид кг(1) =;Я, Ь 9 (1,1 - Т)+В(С),=О (1)Та, ТаКТ,где а( т) - мешающий процесс на входе устройства,Т - длительность тактового интервала; Та - интервал анализа колебания ф).Предположим, что кодовые символы принимают значения й 1, а длительность импульсной реакции не превосходит МТ,ных блоков. Увеличение быстродействия приводит к уменьшению длительности тактового интервала, и следовательно, при неизменности времени рассеяния в канале - к увеличению порядка системы, что практически не сказывается на частотных свойствах вычислительного блока 9, 2 ил. Задачей устройства является вынесение решения относительно последовательности кодовых символов (Ь) по наблюдаемому на интервале анализа Та ко лебанию ф). Если взять отсчеты из сигнала ф) согласно теореме Котельникова, то выражение (1) можно переписать в матричной 10 форме как 30, т( ) - символ транспонирования матрицы,Элементы матрицы 6 определяются изусловия Таким образом, при данном выборе матрицы в (3) интервал анализа определяется как Та = (К+ М - 2)Т, Такой выбор интервала анализа в отличие от часто используемого при реализации "приема вецелом Та = МТ упрощает аппаратурную реализацию излагаемого ниже метода вынесения решения относительно элеменгов вектора В. Например, при М = 3 и К = 2 выражение (2) имеет вид(4) 57 о 7 о о = 711 = )ф 22 = 91 + Я 2 + 932 2 2,Еслибы в 1 ( т ) = О, то уравнение 2=: 6 В имело бы решение В = 6 2 при известной в месте приема матрице 6 (6 обратная матрица). Решения бо, Дбм10 можно было бы получить из системы урав- нений Уо оЬо + 7 о 1 Ь 1 +уо,к ЬК - то10Ьо +У 11Ь 1 + У,кЬк =т (5) 15 Я 1 911 = Я 12 = 913 92 = 921 = 922 = 923 93 = 931 = 932 = 933 20 Отличительная особенность решения(8)заключается в том, что Ьо может принимать все возможные значения на числовой прямой и для окончательного формирования решения нужно Ьо сравнить с нулевым порогом, т.е. формировать решение по пра- вилу 2 М - 2 Ук 1 Х Я к9),К=0,1 М.В случае в(1) Ф О система(5) может оказаться несовместной или определи тель системы будет близок к нулю, т.е. символ 612 может не иметь смысла, Для того, чтобы гарантировать воэможностьл л Лполучения решений Ьо, о 1Ьмиз(2), можно рассматривать модифицированную сис тему уравнений, отличающуюся от системы (5) наличием смещения а в коэффициентах )4,=О,К, т,е. в диагональных элементах (а ) О) . При этом получающееся решение имеет вид 4 ч лЬо = З 19 п Ьо(9) 55 уК,о Ьо+)уК,1 Ь 1+)К,К ЬК =1 К,являющейся эквивалентной формой записивыражения (2) при Р/ = О, где В 2 =(а 1+66) 62, (7) где- единичная матрица.Когда К и М соизмеримы, можно считать, что параметры канала остаются практически неизменными, что упрощает вид матрицы 6 и соответственно. вычисление коэффициентов ук в выражении(6). Так, для системы (4), решение относительйо Ьо из (7) имеет вид ь д =(, ( у, . а -у-- б У 1(Уо + а ) - У ) ++тг 71 -(Уо+а)У 2; д=(уо +) (уо+а) - уд-- 2 ут (уп+а(у, +а - уг); (8 72 Уо 2 = )22 = 91 Яз;1 о =912 о+9221+9322; т 1 = д 1 21 + 92 2 г + дз 23; тг = 9122 +9223+9324 ф где п редполагается равенство параметровканала; При К -+ оо данным методом можнопользоваться, сдвигая интервал анализаТа = (2 М - 2) Т 1 к-м по оси времени на тактовый интервал и вынося решение каждый разо символе, занимающем первую позицию.внутри Та, с предварительным вычитаниемпоследействия от символов, по которым ужепринято решение с помощью обратной связи по решению. Этот метод реализован вустройстве.Блок 1, на вход которого поступает канальный сигнал, выбирает и запоминает отсчеты, причем число выходовблока 1 й = 2 ГТ, так что последовательность отсчетов на каждом выходе можетрассматриваться как ветвь разнесения (Р -полоса частот сигнала),Блок 3 представляет собой дискретноаналоговую линию задержки, которая в течение тактового интервала Т сох аняет насвоих (2 М) отводах 2,= 1, 2 Мвходногосигнала.Блок 4 оценки импульсной реакции понаиболее задержанному отсчету входногосигнала,с использованием обратной связипо решению создает на своих М выходахоценки отсчетов импульсной реакции, обновляемые на каждом тактовом интервале,Т, т.е. осуществляет слежение эа изменяющимися параметрами канала связи.(10)2 - 3 =Ъ - 3 - Ь - 391 -- Ь - 4 92 - Ь - 5 92 -4 =Ъ - 4- Ь - 491- Ь - 592 - Ь - б 93. 20 В выражении (10) 91, 92, 93 - оценкил лотсчетов импульсной реакции, полученные в блоке 4. Отсчет Ъ не обрабатывается а компенсаторе 5, так как решение Ь еще только предстоит получить внутри данного тактового интервала на выходе блока 10. Так как все решения принимают значения +1, реализовать (10) можно с использованием ключевых перемножителей и операционных усилителей, включенных по схеме инвертирующего сумматора.В первом вычислительном блоке б осуществляется вычисление значений 1 ь, К = 0,1.,М, согласно (б) по "очищенным" отсчетам входного сигнала и оценкам импульсной характеристики. Для рассматриваемого примера (М = 3): л 1 л ло,=912 +922 - 1+ЯЗЪ - 2 л л лт 1 =91 Ъ - 1+Я 22 - 2+93 Ъ - 345л лт 2 = 91 Ъ - 2 + 92 2 - 3 + ЯЗ Ъ - 4, (11) Реализовать вычисление значений Ьс, К = 0,1, М,можно на основе перемно жителей и сумматоров, выполненных с использованием операционных усилителей.Во втором вычислительном блоке 7 формируются коэффициенты усиз (6). В силу особенностей матрицы 6, когда пара метры канала связи на интервале анализа предполагаются неизменными, общее число отличающихся друг от друга коэффициентов ус, которые надо вычислить для решения системы (5), равно М, В рассматриКомпенсатор 5 межсимвольных искажений осуществляет вычитание последействия от символов, по которым ранее приняты решения, хранящиеся в регистре 11 сдвига. Пусть, например, М = 3 и на выходе линии 3 5 задержки в 1-й момент времени зафиксировано (2 М) отсчетов входного сигнала: 21, 2-1, Ъ, Ъ-з, Ъ-а. При этом в оегистре 11 двига хранятся решения Ь, Ь, о,.Ь, -5, 6-5. Компенсация межсимвольных иска жений заключается а формировании "очищенных" отсчетов по правилу ваемом примере это уо,у, у . Вычисляются они согласно формулам(8), где вместо отсчетов импульсной реакции берутся их оценки на выходе блока 4. Структура выражений (11) и (8) совпадает (содержатся операции умножения и сложения), поэтому и практическая реализация схемных решений по вычислению бс, К = О, М, и ус= О, М, совпадает,В й-входовых сумматорах 8 осуществляется сложение одноименных значений коэффициентов 1 и у различных ветвей разнесения, что обеспечивает когерентное сложение ветвей,По сформированным значениям коэффициентов 1 и у по выбранному значению с 2, которое добавляется к диагональным коэффициентам системы (5) для обеспечения устойчивости получаемых решений, в вычислительном блоке 9 находятся оценки бо, А3 м.1. Резисторы, определяющие коэффициенты системы (5) с учетом смещения диагональных элементов )4 , выбираются из условий:1=1;8й -1у+а1В = - ,у=1,2,3,В силу того, что уи у- непрерывные величины, принимающие произвольные значения обоих знаков (за исключением у , которые положительны), весь диапазон изменения каждого коэффициента разбит на интервалы и количество резисторов в каждой матрице 14 резисторов определяется числом интервалов, а значение каждого резистора определяется средним значением интервала(для коэффициентовудобавляется смещение а ). Нужный резистор подключается к схеме мультиплексором 15, управляемым преобразователем 13 напряжение - код, на вход которого подается соответствующее напряжение из второго вычислительного блока 7, Решение системы осуществляется методом компенсации токов на входе каждсго операционного усилителя практически мгновенно, независимо от порядка системы.Увеличение быстродействия приводит к уменьшению длительности тактового интервала Т и при неизменности времени рассеяния в канале это к увеличению порядка системы(5), что практически не сказываетсяна частотных свойствах вычислительного,блока 9,На выходе вычислительного блока 9формируется оценка Ьо, которая для превра-щения в решение Ьо подается на блок 10 5сравнения, представляющий собой пороговое устройство с нулевым порогом. Полученное на выходе блока 10 сравнение решение подается получателю сообщений изапоминается в регистре 11 сдвига для вычитэния последействия от него на следующем тактовом интервале.Повышение быстродействия достигается без ухудшения технических характеристик из-за ограниченных частотных свойств 15ключевых перемножителей при дискретномхарактере перебора гипотез относительнореализации передаваемой двоичной последовательности за счет отказа от дискретного характера перебора гипотез и перехода к 20"аналоговому" перебору, позволяющему использовать в данном случае схему на операционных усилителях. Формула изобретения 25ФУстройство для демодуляции двоичных сигналов, содержащее регистр сдвига и блок преобразования входного сигнала, выходы которого подключены к сигнальным 30 входам блоков обработки сигналов, каждый из которых содержит последовательно соединенные линию задержки и блок оценки импульсной реакции, причем вход линии задержки является сигнальным входом блока 35 обработки сигналов, э вход блока преобразования входного сигнала и вход регистра сдвига являются соответственно входом и выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, введены первые и вторые сумматоры и последовательно соединенные вычислительный блок и блок сравнения, а в каждом блоке обработки сигналов - компенсэтор межсимвольных искажений, первый и второй вычислительные блоки, при этом первые и вторые выходы блоков обработки сигналов подключены к входам соответственно первых и вторых сумматоров, выходы которых подключены к вычислительному блоку, выход блока сравнения подключен к входу регистра сдвига, выходы которого подключены к управляющим входам блоков обработки сигналов, в каждом из которых соответствующие выходы линии задержки подключены к первому входу первого вычислительного блока и первым входам компенсатора межсимвольных искажений, выходы которого подключены к вторым входам первого вычислительного блока, выходы блока оценки импульсной реакции подключены к входам второго вычислительного блока, вторым входам компенсатора межсимвольных искажений и третьим входам первого вычислительного блока, выходы которого, а также выходы второго вычислительного блока являются соответственно первыми и вторыми выходами блока обработки сигналов, управляющими входами которого являются вторые входы блока оценки импульсной реакции и третьи входы компенсатора межсимвольных искажений.1617656 Составитель О.Андрус коедактор АЛежнина Техред М,Моргентал Корр М,Мдксимиши изводственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина аказ 4130 Тираж 526 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ С 113035, Москва, Ж, Раушская наб., 4/5
СмотретьЗаявка
4495777, 18.10.1988
КУЙБЫШЕВСКИЙ ЭЛЕКТРОТЕХНИЧЕСКИЙ ИНСТИТУТ СВЯЗИ
КАРТАШЕВСКИЙ ВЯЧЕСЛАВ ГРИГОРЬЕВИЧ, КЛОВСКИЙ ДАНИИЛ ДАВЫДОВИЧ
МПК / Метки
МПК: H04L 27/22
Метки: двоичных, демодуляции, сигналов
Опубликовано: 30.12.1990
Код ссылки
<a href="https://patents.su/6-1617656-ustrojjstvo-dlya-demodulyacii-dvoichnykh-signalov.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для демодуляции двоичных сигналов</a>
Предыдущий патент: Многократный фазовый модулятор
Следующий патент: Стабилизатор амплитуды сигналов фазовой телеграфии
Случайный патент: Способ артропластики межфаланговых суставов пальцев