Устройство для контроля псевдослучайной последовательности двоичных сигналов

ОЮЗ СОВЕТСКИХ ОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 1191 111) 22950 А 1 51)5 Н 04 Ь ОПИСАНИЕ ИЗОБРЕТЕНИК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ с СССР5,02,84, ПСЕВДО- ДВОИЧННХ электроращениесодержит да поойряемыд пс/7 Фиг. 3 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯСЛУЧАЙНОЙ ПОСЛЕДОВАТЕЛЬНОСТИСИГНАЛОВ(57) Изобретение относится ксвязи, Цель изобрете ия - соквремени контроля, Устройство 20-триггеры 1, 2, элементы И 3, 4, 6 и 10, инвертор 5, реверсивный счетчик 7, элемент 8 пуска, индикатор 9 счета, индикатор 11 конца счета, регистр 12 сдвига, блок 13 переключения, датчик 14 уровня единицы и дешифратор 15. Реверсивный счетчик 7 с помощью элементов 1-6 и 8 определяет разницу между количеством единиц и количеством нулей, поступивших между двумя состояниями "Все единицы" регистра 12, которые выцеляются блоками 13-15,. 2 илИзобретение относится к электросвязи и может быть использовано в оборудовании контроля и испытаний дискретных сигналов связи,Цель изобретения - сокращение времени контроля.На Фиг. 1 представлена структурнаяэлектрическая схема предлагаемогоустройства; на фиг, 2 - временные 1 Одиаграммы, поясняющие его работу,Устройство длн контроля псевдослучайной последовательности (ПСП) двоичных сигналов содержит первый 1 ивторой 2 триггеры, первый 3 и второй 154 элементы И, инвертор 5, третий элемент И 6, реверсивный счетчик 7, элемент 8 пуска, индикатор 9 счета, четвертый элемент И 10, индикатор 11 конца счета, регистр 12 сдвига, блок 13 20переключения, датчик 14 уровня единицы и дешифратор 15.Устройство работает следующим образомПри нажатии элемента 8 пуска на 25Б-вход триггера 2 и К-в.;од триггера 1поступает уровень логической "1" итриггер 2 устанавливается в состояние"1" (фиг, 2 а), а триггер 1 - в состояние "0" (фиг, 2 б) На входы регистра12 сдвига поступают тактовая частотаи сигналы проверяемой ПСП. Сигналомвысокого уровня с выхода триггера 2удерживается состояние сброса реверсивного счетчика 7, элемент И 3 за 5крытВ блоке 13 переключения переключатели устанавливаются в положение, при котором входы деаифратора15 подключаются к выходам разрядоврегистра 12 сдвига по количеству Раэрядов проверяемой ПСП, остальныепереключатели устанавливаются в положение, при котором входы дешифратора 15 подключены к уровню логичес"кой 1, формируемому датчиком 14 45уровня единицы, Таким образом, внезависимости от количества входов дешифратора 15 он будет Формироватьимпульсы при поступлении на его входкомбинации, содержащей все единицы врегистре 12 сдвига, которая в каждойПСП встречается один раз за периодПСП,При формировании импульса на выходе дешифратора 15 (при поступлении55в регистр 12 сдвига комбинации всехединиц) положительным перепадом"0", так как на его Э-входе сигналнизкого уровня, а триггер 1 - в состояние "1" (Фиг. 2 а, б), При этомснимается сброс с реверсивного счетчика 7, открывается элемент И 3, пропускающий сигналы тактовой частоты,которые "просекают" сигналы единиц(элемент И 2) и через инвертор 5 -нулей (элемент И 6) проверяемой ПСП.На суммирующий вход реверсивного счечика 7 поступают импульсы единиц ПСП,а на вычитающий вход - импульсы нулей ПСП. Одновременно открывается индикатор 9 счета (фиг, 2 г), регистрируя процесс счета,По окончании полного периода ПСПпри поступлении второго импульса свыхода дешифратора 15 (комбинацияединиц в проверяемой ПСП) триггер 2остается в состоянии "0", а триггер 1переводится в состояние "0",При этом закрывается элемент И 3и на реверсивный счетчик 7 прекращают поступать импульсы, одновременно прекращает работать индикатор 9счета, а на входах элемента И 10 появляются сигналы высокого уровня, ииндикатор 11 конца счета регистрирует окончание проверки (фиг, 2 д), Реверсивный счетчик 7 сохраняет отображение результатов до очередного нажатия элемента 8 пуска (фиг. 2 е).Просчитав все комбинации единици нулей в исследуемой ПСП от одногосостояния "Все единицы" до следующего, реверсивный счетчик 7 зарегистрирует. одну единицу, так как влюбой ПСП количество единиц превышает количество нулей на одну единицу,Формула изобретенияУстройство для контроля псевдослучайной последовательности двоичных сигналов, содержащее реверсивный счетчик, последовательно соединенные первый триггер, первый элемент И и второй элемент,И, выход которого подключен к входу сложения реверсивного счетчика, последовательно соединенные инвертор и третий элемент И, выход и второй вход которого соединены соответственно с входом вычитания реверсивного счетчика и с выходом первого элемента И, последовательно соединенные регистр сдвига, сигнальный вход которого соединен с входом инвертора и вторым входом второго элемента И, являющимся входом псевдослучайной22950 Оэср г 2 оставитель В, Слепако ехред М.Дидык ктор С. Пекарь Т Корректор Н, Ревская акаэ 115 ТиражНИИПИ Государственного комитета по и113035, Москва, Ж,Подписноеретениям и открытиям при ГКНТ СССРушская наб., д. 4/5 роизводственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 5 16 последовательности устройства, тактовым входом которого является второй вход первого элемента И, блок переключения и дешифратор, выход которого подключен к входу синхронизации первого триггера, и последовательно соединенные датчик уровня единицы и элемент пуска, первый и второй входы и выход которого соединены соответственно с общим проводом питания, с входом уровня единицы блока переключения и с входом сброса первого триггера, о т л и ч а ю щ е е с я тем, что, с целью сокрацения времени контроля, введены индикатор счета, второй триггер и последовательно соединенные четвертый элемент И и ин.дикатор конца счета, при этом выход лешифратора и выход элементапускаподключены соответственно к входусинхронизации и к входу установкивторого триггера, вход сброса и входданных которого и вход установки первого триггера соединены с общим проводом питания, прямой выход второготриггера подключен к входу сбросареверсивного счетчика и к входу данных первого триггера, прямой и инверсный выходы которого подключены соответственно к входу индикатора счета ик первому входу четвертого элементаИ, второй вход которого соединен синверсным входом второго триггера,а тактовый вход регистра сдвига соединен с вторым входом первого элемента И,