Устройство для возведения в степень -разрядных двоичных чисел

( С ( 4) УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ В,ЕПЕНЬ п-РАЗРЯДНЫХ ДВОИЧНЧХ ЧИСЕЛ7) Изобретение относится к вычисли(2 (2 (4 (7 Л. (5 (5) Авторское свидетельство СССР531153, кл. 6 06 Р 7/38, 979.Авторское свидетельство СССР809171, кл. С 06 Г 7/38, 1981. тельной технике и может быть использовано в специализированных вычислительных машинах для вычисления степенных функций. Цель изобретения - повышение быстродействия устройства.Устройство, имеющее информационныевходы и вход управления, содержит умнояитель, четыре регистра, блок управления операцией и коммутаторы. Врабочем режиме на информационные входы поступают значения основания и показателя степени. На выходе устройстваполучают вычйсленное значение степенной функции. 9 ил.т в п н н в ( .ф Р ( т р ( . м Изобретение относится к вычислиьной технике и может быть использоно при разработке спциализированныхоцессоров,Цель изобретения - повышение быстдействия,На фиг.1 представлена структуря схема предлагаемого устройства;фиг.2 - р-разрядный регистр и перй элемент ИЛИ; на фиг.3 - первыйи/2-разрядный) коммутатор; наг.4 - Кп/2-разрядный регистр и втой элемент ИЛИ; на фиг.5 - второйи-разрядный) коммутатор; на фиг.6 -рвый 1 п-разрядный регистр и элемен 1 ИЛИ; на фиг. 7 - третий (Еп/2-раздный) коммутатор; на фиг.8 - четвертыйи-разрядный) коммутатор; на,фиг.9 -ропрограмма работы устройства.Устройство содержит входы 1 и 2казателя и основания степесоответственно, управляющий вход 3 устройства, р-разрядный Срегистр 4, Кп/2-разрядный регистр 5,первый 6 и второй 7 1 сп-разрядные регистры, Кп/2-разрядный умножитель 8,блок 9 управления операцией (БУО),первый коммутатор 1 О, первый элементИЛИ 1, выход 12 первого коммутатора,вход 13 второго элемента ИЛИ 14 с выходом 15, вход 16 и выход 17 умножитепя 8, выход 18 регистра 7, входы19 и 20 коммутатора 21 и его выход 22,входы 23 и 24 третьего элемента ИЛИ25, его выход 26, выход 27 регистра 6,входы 28 и 29 коммутатора 30, вход 31умножителя 8, коммутатор 32, выход 33 устройства, вход 34 четверто- ,ВЬго элемента ИЛИ 35 с выходом 36, вход37 коммутатора 10, входы 38 и 39 коммутатора 21, входы 40 и 4 элемента ИЛИ 42 с выходом 43, вход 44 регистра 6, входы 45 и 46 коммутатора30, вход 47 разрешения записи регист 1608654ра 7, вход 48 коммутатора 32, вход 49. регистра 4, вход 50 и выход 51 коммутатора 10, входы 52 и 53 регистров 6 и 4 соответственно.Устройство, работает следующим образом.Исходным состоянием устройства может быть любое, которое определяется результатом выполнения предыдущей операции возведения в степень. При подаче на входы 1 и 2 устройства соответственно показателя степени и основания в двоичном коде, а также при подаче на вход 3 сигнала логической единицы устройство переходит в начальное состояние (блок управления операцией (БУО) находится в начальном состоянии, которое. определяется наличием сигнала логического нуля на выходе элемента ИЛИ 35). Одновременно значение показателя степени запоминается в регистре 4, открывается коммутатор 1 О и код основания записывается в регистр 5. 25На первом входе БУО 9 - сигнал логического нуля, при этом на выходах БУО 9 - сигналы логического нуля. После окончания импульса подаваемого на вход 3, устройство начинает функционировать. Предположим, что основание А, а показатель степени В, тогда БУО 9, который находился в начальном состоянии, на втором, третьем и четвертом входах сигналы логической единицы, поэтому БУО 9 фор мирует на втором, четвертом и шестом ,выходах управляющие сигналы логической единицы, которые открывают коммутаторы 21 и 30 по входам 20 я 29 соот 40 ветственно и разрешает запись информации в регистр 6 сигналом логической единицы с выхода 43 элемента ИЛИ 42, при этом информация с выхода регистра 5 поступает через открытый комму 45 татор 21 в регистр 6 и запоминается, а информация с коммутатора 30 поступа, ет иа вход 31 умножителя 8. На выходе 36 элемента ИЛИ 35 появляется сигнал логической единицы, по которому БУО 9 переходит в рабочее состояние. На вто 50 рой вход умножителя 8 информация поступает с выхода регистра 5 и формируД ется на выходе произведение АА=А которое запоминается в регистре 7, далее БУО 9 Формирует сигнал логической единицы на первом выходе, открывается коммутатор 10 по входу 18 и информация с выхода регистра 7 через открытый коммутатор 10 поступает на вход 12 регистра 5 и запоминается в БУО 9. На девятом выходе Формируется. сигнал логической единицы, который управляет сдвигом информации в регистре 4, при этом на других выходах БУО 9 - .сигналы логического нуля, информация в регистре 4 сдвигается вправо на один разряд, теперь на втором, четвертом и пятом входах БУО 9 - сигналы логической единицы. БУО 9 Формирует сигнал логической единицы на третьем выходе, которым открывается коммутатор 30 по информационному входу 28, и на шестом выходе, при котором информация из регистра 6 (в рассматриваемом случае - значение А) через открытый коммутатор 30 поступает на вход 31 умножителя 8. На вход умножителя 8 подается информация с выхода 16 регистра 5(в рассматриваемом случае - значе-. ние АЯ и формируется произведение А А =А , которое запоминается в региг. эстре 7. Далее БУО 9 формирует на пятом выходе сигнал логической единицы, который открывает коммутатор 21 по входу 19 и информация с выхода 18 регистра 7 поступает через открытый коммутатор 21 на вход 22 регистра 6 и запоминается.Далее БУО 9 Формирует управляющиесигналы логической единицы на четвертом и шестом выходах,при этом коммутатор 30 открывается по входу 29 и информация с выхода регистра 5 поступает на вход 31 умножителя 8, на выхо-, де 17 которого получаем произведение А А=А и информация запоминается2Фв регистре 7. БУО 9 формирует сигнал на первом выходе и информация с выхода регистра 7 через открытый коммутатор10 по входу 18 поступает на вход 12 регистра 5 и запоминается. БУО 9 фор" мирует после этого управляющий сигнал на девятом выходе и информация в регистре 4 сдвигается вправо на один разряд. Теперь на втором входе БУО 9 сигнал логического нуля, а на четвертом и пятом - сигналы логической единицы. Так как БУО 9 находится в рабочем состоянии, то он формирует управляющие сигналы на четвертом и шестом выходах. Информация с выхода регистра 5 через открытый коммутатор 30 поступает на первый вход 31 умно- жителя 8, на выходе которого формиа В руется произведение.А" А =Аф и запоминается в регистре .7. После этогоБУ н х к Р н е с п н с Ц ть 31 в е ф Н в Р с вь с Т Б н е Р с к с к У н т н и х ч Р 3 Б Б 9 формирует управляющий сигналпервом выходе и информация с выа регистра 7 поступает через оттый коммутатор 1 О на вход регист 5 и запоминается. БУО 9 формирует5девятом выходе сигнал логическойницы, информация в регистре 4вигается вправо на один разряд. Теь на втором БУО 9 сигнал логичес Ого нуля, а на четвертом и пятомодах - логические единицы. БУО 9третьем и шестом выходах формируетгналы логической единицы и информая с выхода регистра 6 через открыкоммутатор 30 поступает на входумножителя 8 и формируется произдение А А =А , которое эапомина 5 11ся в регистре 7. После этого БУО 9рмирует сигнал логической единицы 20четвертом выходе и информация схода регистра 7 через открытый комтатор 21 поступает на вход регист 6 и запоминается, БУО 9 формируетгнал логической единицы на девятом 25оде и информация в регистре 4вигается вправо на один разряд.перь на втором и четвертом входахО 9 - сигналы логического нуля, апятом входе - сигнал логической 30ницы. Так как БУО 9 находится вбочем состоянии, то он формируетгнал на восьмом выходе, которым отывается коммутатор 32 и информациявыхода регистра 6 через открытыйммутатор 32 поступает на выходтройства.Если БУО 9 имеет на втором входегнал логического нуля, а на третьемчетвертом входах - сигналы логичес Ой единицы, то на выходе БУО 9 форрует сигналы управления аналогичкак для случая, когда БУО 9 нахотся в начальном состоянии,так ия случая, когда БУО 9 находится 45конечном состоянии.Если на четвертом ьходе БУО 9 - сигл логического нуля, на втором и треем входах - сигналы соответстненп 1 н ии 11 с 1 1 л 11 11 Ои"1", то формируется на восьмом выде БУО 9 управляющий сигнал логиской единицы и информация с выходагистра 6 через открытый коммутаторпоступает на выход 33 устройства 55итуация, когда МО,а=О, акО),Если на втором и третьем входахО 9 - сигнал логического нуля иО 9 нахопится в. начальном состоянии,то на седьмом выходе формируется сигнал логической единицы, и тогда навыходе элемента ИЛИ 25 сигнал логической единицы, информация запоминается в регистре 6. Затем БУО 9 навосьмом выходе формирует сигналлогической единицы и информация с выхода регистра 6 через открытый коммутатор 32 поступает на выход 33 уст-ройства (случай, когда а - любое,1;=о, а =1),кВ качестве умножителя можно использовать матричный умножитель,реализующий метод ускоренного .умножения второго порядка,Формула и зобр вт енияУстройство для возведения в степень.п-разрядных двоичных чисел, содержащее первый Еп-разрядный регистр (где 1 с - показатель степени, целое число), элементы ИЛИ, коммутаторы, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены р-разрядный регистр р= =11 о 8 К, Кп/2-разрядный умножитель, 1 п/2-разрядный и второй 1 п-разрядный регистры, блок управления операцией, причем информационный вход р-разрядного регистра и первый информационный вход первого коммутатора соединены с входами показателя и основания степени устройства соответственно, выходы первого разряда непосредственно, а с второго по р-й через первый элемент ИЛИ соединены соответственно с первым и вторым входами формирования сигнала записи блока управления операцией, третий вход формирования сигнала записи и вход установки начального состояния которого подключены к выходам соответственно второго и третьего элементов ИЛИ, информационный и управляющий выходы первого коммутатора соединены с одноименными входами Еп/2-разрядного регистра, выходы которого,на.чиная с второго, соединены с входами второго элемента ИЛИ, а выходы с первого по 1 сп/2 разрядов подключены к первым информационным входам второго и третьего коммутаторов и к первому входу 1 сп/2-разрядного умножителя, второй вход и выход которого соединены с выходами третьего комутатора и второго Еп-разрядного регистра соответственно, выход. последнего из которых подключен к вторым информационнымвходам первого и второго коммутаторов,управляющий вход устройства соединенс входом разрешения записи р-разрядного регистра, входом обнуления первого Ип-разрядного регистра и с первым управляющим входом первого коммутатора, второй управляющий вход которого соединен с первым выходом блока управления операцией, второй выход которого подключен к первому входу четвертого элемента ИЛИ и первомууправляющему входу второго коммутатора, выход первого разряда которого подключен к первому входу пятого 5элемента ИЛИ, выход которого соединен с входом первого разряда первого1 п-разрядного регистра, входы разрядов которого, начиная с второго, подключены к выходам, начиная с второгоразряда второго коммутатора, выходпервого оп-разрядного регистра соединен с информационным входом четвертьго коммутатора, вторым информационнымвходом третьего коммутатора и с входами третьего элемента ИЛИ, третийи четвертый выходы блока управленияоперацией соединены с первым и вто"рым управляющими входами третьего коммутатора, второй управляющий входвторого коммутатора и второй входчетвертого элемента ИЛИ подключены кпятому выходу блока управления операцией, шестой, седьмой, восьмой идевятый выходы которого соединены соответственно с входом разрешения записи второго Ып-разрядного регистра,вторым входом пятого элемента ИЛИ,управляющим входом четвертого коммутатора и входом управления сдвигомр-разрядного регистра, выход четвертого элемента ИЛИ подключен к входуразрешения записи первого Еп-разрядного регистра, выход четвертого коммутатора является выходом устройства,. аказ 3617.ВИИИПИ Госуда Тираж 565 Подписноетвенного комитета по изобретениям и открытиям при ГКНТ СС 113035, Москва, Ж, Раушская наб., д. 45 т "Патент", гУжгород, ул. Гагарина, 101