Устройство для нормализации двоичных чисел

Соеэ СоветскихоциапистическихРеспублик ОП И ИЗОБ ЕТЕНИЯ АВТОРСКОМУ СВИДЕТЕДЬС 1) Дополнительное к авт. свид-в)М, Кл 2 2716076/18-24 присоединением заяви3) Приоритет 06 Г 7/38 осударствеииыи ком СССР но делам изобретен и открытийисакия 30,1 1,80 2) Авторыизобретения Евдокимов, Н.П. Тимошенко, М.Е, Цыгановский П.А, Тарчук и Б.К. Крыжный 173) Заявитель ститут электродинамики АН Украинской ССР(54) УСТРО ТВО ДЛЯ НОРМАЛИЗАЦИИ ДВОИЧНЫ ЧИСЕЛ Изобретение относится к автоматике и вычислительной технике и можетбыть использовано при создании высокопроизводительных вычислительныхсистем.Известна логическая схема сдвига(1, состоящая из нескольких схемлогических уровней, каждый из которых содержит логические-элементытипа И, или 1).Число с уровней , на которые разделена логическая схема сдвига, является целым числом и должно удовлетворять соотношению 2 си+1 Ь,2(И+1 - разрядность нормализуемогочисла).Каждый из уровней содержит логический блок сдвига влево, с помощьюкоторого двоичное число сдвигаетсявлево на определенное число разрядов.Известно сдвигающее устройство,позволяющее выполнять сдвиг входнойинформации параллельно,на требуемоечисло разрядов за один такт и содержащее матрицу иэ элементов памятидолговременного типа (триггеров) илогические схемы И, ИЛИ 2),Наиболее близким к изобретениюявляется устройство для нормализации чисел, содержащее несколько последователько соединенных схем логических уровней, каждая из которыхсодержит анализатор содержимого группка куль, соединенный входами с выходами вентильной схемы предыдущегоуровня, а выходами - с входами дешифратора величины сдвига, выходы которого подключены к входам шифратораи вентильной схемы данного уровня 3,БК-разрядное число И, определяющее количество нулей перед старшимненулевым разрядом нормализуемогочисла, разбивается на группы, содер 15 жащие количество разрядов К(, Ко,4 ф П( 1 Й 3 4щВентильная схема каждого логического уровня сдвигает число влево навеличину, определяемую весовыми коэф 20 фициентамии значениями разрядов соответствующей группы.С увеличением разрядности нормалиэуемого числа растет число логических уровней, что приводит к уве 25 личению(аппаратурных затрат и времени выполнения операции нормализации,Недостатком этого устройства являются сравнительно большие аппарат"30 ные затраты и зависимость временивыполнения операции нормализации от разрядности нормализуемого числа.Цель изобретенйя - упрощение устройства.Достигается она тем, что устройство для нормализации двоичных чисел, включающее коммутаторы и дешифраторы, причем информационные входы первого коммутатора соединены с первым входом устройства, информационные входы второго коммутатора соединены с выходами первого коммутатора, содержит регистр порядка, два шифратора, сумматор, первая группа входов кото. рого подключена к первому и второму входам устройства, выход переноса каждой из 14 тетрад сумматора (И=и/4, 1 Я где и - разрядность нормализуемых чисел) подсоединен к соответствующему входу первого дешифратора, выходы которого соединены с входами первого шифратора, связанного выходами щ с первой группой входов регистра порядка и с управляющими входами первого коммутатора, выходы трех старших разрядов которого соединены с входами второго дешифратора, связанного выходами с входами второго шифратора, выходы которого соединены с второй группой входов регистра порядка и с усправляющими входами второго коммутатора.Блок-схема устройства приведена 3 на чертеже.устройство содержит сумматор 1, первый и второй дешифраторы 2 и 3, первый и второй шифраторы 4 и 5, первый и второй коммутаторы б и 7, ре гистр 8 порядка.Нормализуемое число А разрядностью и разбивается на Б тетрад, начиная со старшего разряда, В случае наличия неполной крайней тетрады она дополняется нулями. Число А является первым слагаемым, поступающим на первую группу вхоцов сумматора 1.Старшие разряды нормалиэуемого числа поступают на младшие разряды (4 14) - разрядного сумматора, а младшие разряды нормализуемого числа - на старшие разряды сумматора.Вторыи слагаемым является двоичное число, состоящее из (4 И ) единиц, поступающее на вторую группу входов сумматора 1 4 И разрядов сумматора 1 также разбиты на Б тетрад, начиная со старшегоразряда.Таким образом, возникающий при сложении перенос между тетрадами сумматора распространяется в направлении от младших тетрад сумматора к старшим, а по отношению к тетрадам нормализуемого числа - от старших к младшим, 4 ОПри поступлении на сумматор 1 и-разрядного нормализуемого числа А и (4 Ы) - единиц второго слагаемого на выходе сумматора формируется йразрядное число, разрядами которого у являются переносы между тетрацами сумматора.Первый перенос Формируется в тет раде сугматора, на которую поступает старший ненулевой разряд нориалиэуемого числа. При этом но всех последующих старших тетрадах сумматора формируются переносы неэависимо от нулей в соответствующих тетрадах нориалиэуеиого числа.Нули в 1 г-разрядном числе на выходе сумматора 1 соответствуют тетрадам нориализуемого числа, состоящимиэ одних нулей и находящимся передпервой значащей тетрадой нориализуемого числа.Первый дешифратор 2 в соответствии с поступающим на его входы Иразрядным числом из сумматора 1 формирует сигнал выбсрки из первогошифратора,где записаны номера тетраднормализуемого числа, начиная с нулевого номера.На выходе первого шифратора 4 в соответствии с кодом И-разрядного числа Формируется ноиер первой значащей тетрады нормалиэуеиого числа,Выходы первого шифратора 4 соединены с первой группой входо, регистра 8 порядка и входами управленияпервого коммутатора б.Номер первой значащей тетрадыпоступает на входы управления первого коммутатора б, обеспечивая сдвиг поступающего на информационные входы первого коммутатора б нориализуемого числа на 4 К разрядов влево,где К - номер первой значащей тетрады нормалиэуемого числа.Одновременно К записывается впг - 2 старших разряда пг-разрядногорегистра 8 порядка (ггг-разрядное число определяет ксличество нулей перед старшим ненулевым разрядом норглализуеглого числа Л),Запись номера К в пг - 2 старшихразряда регистра порядка 8 соответствует записи величины сдвига влево на 4 К, осуществленного в первомкоммутаторе б,Сдвинутое на 4 К разрядов влеэонормалиэуемое число А поступает навходы второго коммутатора 7,Иаксииальное число нулей передстаршим ненулевым разрядом сдвинутого нормализуемого числа Л равно трем,Старшие три разряда первого коммутатора б выходаии соединены с входами второго дешифратора 3, выходыкоторого соединены с входами второго шифратора 5. Второй дешифратор3 .Формирует сигналы выборки иэ второго шифратора 5 номера старшегоненулевого разряда сдвинутого числаА по Формулам нида 1Во втором шифраторе 5 записаныномера старших четырех разрядон числа А", начиная с нулевого, С выходоввторого шифратора 5 номер старшегоненулевого разряда К" (днухразрядноецвоичное число) поступает на входыуправления второго коммутатора 7,обеспечиная сдвиг числа А влево наК" разрядов и, следовательно, окончательную нормализацию числа А, и навторую группу входов регистра 8 порядка. Двухразрядный номер К" записывается н младшие дна разряда в-разрядного регистра 8 порядка, в которомпосле этого будет сформирован порядок нормализованного числа А ),При увеличении разрядности исходного нормализуемого числа А увеличивается на сОответствующее число разрядов, длина всех (за исключением второго дешифратора 3) узлов устройствадля нормализации двоичных чисел,Увеличение аппаратурных затрат,связанное с ростом разрядности исходного нормалиэуемого числа, в предлагаемом устройстве значительно меньше,чем в прототипе. Время выполненияоперации нормализации постоянно, независит от разрядности нормалиэуемого числа и определяется цо Формулевида.Время нормализации С=1619,где .- время суммирования в сумматоре.;9- среднее время задержки в узлах устройства,В качестве примера рассмотрим устройство для нормализации 40-разрядного двоичного числа, используем микросхемы серии 155.Как показали расчеты, при реализации устройства экономия в аппаратурных затратах (в количестве используемых микросхем) по сравнению с устройством, выбранным в качестве прототипа, достигает 30 (Р=30).В случае нормализации и-разрядного числа с последующим использованием старших разрядов мантиссы нормализованного числа (3(п) экономия в аппаратурных затратах предлагаемого устройстна по сраннению с прототипом стАновится более значительной (например, при п=40 и 1 =12, Р=45) .Формула изобретенияУстройстно для нормализации двоичных чисел, содержащее коммутаторы идешифраторы, причем информационныевходы первого коммутатора соединеныс первым входом устройства, информационные входы второго коммутатора5 соединены с выходами первого коммутатора, о т л и ч а ю щ е е с я тем,что, с целью упрощения устройства,оно содержит регистр порядка, два шифратора, сумматор, первая группа входовЩо которого подключена к первому и второму входам устройства, выход переносакаждой из И тетрад сумматора (И=п/4,где и - разрядность нормализуемыхчисел) подсоединен к соответствую щему входу первого дешифратора, выходы которого соединены с входамиперного шифратора, связанного выходами с первой группой входов регистрапорядка и с управлякщими входами первого коммутатора, выходы трех стар 3 О ших разрядов которого соединены свходами второго дешифратора, связанного выходами с входами второго шифратора, выходы которого соединеныс второй группой входов регистра по 35 рядка и с управляющими входами вто"рого коммутатора.Источники информации,принятые во внимание при экспертизе1. Патент Японии Р 48-23866,4 О кл. 0 06 Р 7/54, 1973,2. Патент Великобритании Р 1323825,кл, С 06 Р 7/00, 1973.3. Авторское свидетельство СССРР 397908, кл. 6 06 Р 7/381972 (пРототип) .52 Тираж 751ВНИИПИ Государственного копо делам изобретений и от113035, Москва, Ж, Раушс аказ 8 дписное а СССий т д, 4 Проектная,лиал ППП Патент, г. Ужгород