Устройство для логарифмированиямассивов двоичных чисел

Союз Советских Социалистических Республик(22) Заявлено 30.11. 79 (21) 2862892/18-24 (51)М КЛ с присоединением заявки Йо 6 06 Г 7/556 Государственный комитет СССР но делам изобретений н открытий(23) Приоритет Опубликовано 1507,81, Бюллетень ЙЯ 26 Дата опубликования описания 1507. 81(71) Заявитель Я ЛОГАРИФМИРОВАНДВОИЧННХ ЧИСЕЛ 4) УСТРОЙСТВОМАССИВО тройства не преБыстродейстышает ислио дляи спетке амяти;двух для вычи ектрическ счетчик теристик на триг атричную распред устройство ма числа эл содержащее осы и харак га и памяти овибратор, м поправок и сов Г 1) . лех Известно ния логари импульсов, ления мант гистры сдв ключи, одн определени тель импул и, регерах, схему елитроен льзуыхнс тво имеет низкое ем паение быобъема Изобретение относится к выч тельной технике и преднаэначе использования в универсальных циализированных ЦВМ при обраб больших массивов информации.Однако данное устройснизкое быстродействие.Наиболее близким к предлагаемому является устройство, содержащее входной регистр, три блока памяти, 20 блок синхронизации, первый сумматор и выходной регистр, вход которого соединен с выходом первого сумматора, первый вход которого соединен с выходом первого блока памяти, первый и второй выходы блока синхронизации соединены с управляющими входами входного и выходного регистров,коммутатор, триггер, двигатель и блок управления двигателем. 30 Т =2 сэ 6+2 с +сгде йВыа - время выборки из ивремя суммированиясмчисел;ссв - время сдвига.Если данное устройство посна элементах 155 серии и испоется для обработки 16-разрядидвоичных чисел, то тв,в100сс фф 100 нс и сдв 100 нс-Т2 100+2 100+100 500 нсВ этом случае требуется объемпамяти 0 = 10623 бит Г 23Недостаток устройства -быстродействие и большой объмяти. Цель изобретения - повышстродействия и уменьшениепамяти устройствй.Поставленная цель достигаетсятем, что в устройство, содержащеевходной регистр, три блока памяти,блок синхронизации, первый сумматори выходной регистр, вход которогосоединен с выходом первого сумматорапервый вход которого соединен с выхо 847319дом первого блока памяти, первый и второй выходы блока синхронизации соединены с управляющими входами входного и выходного регистров,дополнительно введены шесть регистров второй сумматор, блок возведения в квадрат и блок умножения, причем выходы К старших разрядов входного регистра соединены со входом второго блока памяти и входом первого регистра, управляющий вход которого соединен с третьим выходом блока синхронизации и управляющим входом второго регистра, входы которого соединены с выходами второго сумматора, первый вход которого соединен с выходом входного регистра, второй вход вто" рого сумматора соединен с выходом второго блока памяти, выходы первого и второго регистров соединены соответственно со входом третьего и через блок возведения в квадрат со входом четвертого регистров, управляющие входы которых. соединены с четвертым выходом блока синхронизации, пятый выход которого соединен с управляющими входами пятого и шестого регистров, входы которых .соединены соответственно с выходами третьего регистра и блока умно- жения, первый вход которого через четвертый регистр соединен с выходом блока возведения в квадрат, второй вход блока умножения через третий блок памяти соединен с выходом третьего регистра, выход шестого регистра соединен со вторым входом первого сумматора, выход пятого регистрасоединен со входом первого блока памяти.На чертеже представлена блок-схема устройства.Устройство содержит входной регистр 1, блок 2 памяти, сумматор 3, регистры 4 и 5, блок 6 возведения в квадрат, регистры 7 и 8, блок 9 памяти, блок 10 умножения, регистры 11 и 12, блок 13 памяти, сумматор 14, регистр 15, блок 16 синхронизации. Программируемые постоянные запоминающие устройства,2,9 и 13 служат для хранения констант, которые используются в процессе вычисления логарифма числа. Емкость блоков памяти зависит от требуемой точности вычисления, Адресация осуществляется по К старшим разрядам числа, над которым производится операция.Регистры 4,5,7,8,11 и 12 устройства служат для промежуточного запоминания результатов вычислений,а также для обеспечения конвейерного способа обработки данных, причем регистры 4,7,11 и .15 - л-разрядные, а регистры 5,8 и 12 - К-разрядные,Устройство предназначено для обработки нормализованных данных,представленных в формате с фиксированной запятой,Вычисление функции У = 1 о 9 Х производится на основе метода сегментной аппроксимации выражениемУА + Н(Х + В), где константыА, В и Ч выбираются из условия минимизации абсолютной погрешности.диапазон изменения аргумента121) разбивается на интервалы, колнО. чество которых определяется требуемой точностью, причем границы интервалов выражаются К старшими двоичными разрядами аргумента.На равных интервалах константы15 имеют различные значения. КонстантыВ хранятся в блоке 2, константы Ч -в блоке 9 и константы А - в блоке 13.Адресация к каждому блоку памяти осуществляется по К старшим разрядам20 аргумента, которые определяют, в каком интервале находится аргумент.Устройство работает следующимобразом.Аргумент Х поступает во входнойрегистр 1, а иэ него - на сумматор 3.Одновременно иэ блока 2 по адресу,указанному К старшими разрядами аргумента Х выбирается константа В итакже поступает на сумматор 3. Всумматоре 3 производится выработкасуммы, которая через регистр 4поступает на блок 6 возведения вквадрат, в котором формируется выражение (Х+В), а иэ него оно поступает на регистр 7. Одновременно старшие К разрядов аргумента Х проходятчерез регистры 5 и 8, поступают нарегистр 12 и в блок 9, из которогосчитывается константа И; соответствующая интервалу, указанному К40 старшими разрядами аргумента. Выражение иэ регистра 7 и константа Ииз блока 9 поступают на блок умножения 10, в котором формируется выражение Ч(Х+8), поступающее на4 Регистр 11, а иэ него - на сумматор14. Из блока 13 памяти по адресу,указанному кодом из регистра 12 считывается константа А и подается насумматор 14, в котором формируетсятребуемое выражение А+И(Х+В)2, которое через регистр 15 подается иавыход. Выработка управляющих сигналовпроизводится в блоке 16 синхронизации.Работа устройства рассматриваетсяфф на примере.В первом такте на входной регистр1 поступает нормализованное 15-разрядное число, равноеХщ(0,57331), =(0,100100101100010)2,.1 Щ При делении диапазона измененияаргумента Х .на интервалы учитываетсято обстоятельство, что граница каждого интервала отличается от другогопо пяти старшим разрядам. Поэтому,Я по поступающим иэ входного регистра1 пяти старшим разрядам из блока 2считывается константа В, соответствующая данному интервалу, равная(-1,001100111110100)Аргумент Х из входного регистра.1 и константа В иэ блока 2 подаютсяна сумматор 3, в котором формируетсявыражение Х+В,равное (-0,101000010010010)2,Во втором такте выражение поступает на регистр 4,.а из него наблок б возведения в квадрат, гдеформируется вйражение (Х+В ),т.е.(0,011001010110111), Также во втором такте пять старших двоичных разрядов аргумента (10010) поступаютна регистр 5. 10 15 В третьем такте число из регистра 5 поступает на регистр 8, из него - на вход блока 9 памяти. Величина имеет два значения в .1 и -2, по которым 20 происходит сдвиг в блоке 10 на один разряд влево или пропускается число из регистра 7 без сдвига. В данном примере в блоке 10 осуществляется сдвиг у на выходе получается число И(Х+В) , равное (-0,110010101101110В четвертомтакте число поступает на регистр 11, а из него на сумматор 14. Одновременно на регистр 12 поступает число из регистра 8 и по укаэанному им адресу из блока 13 считывается константа А, равнаяА = (-0,000000101001101) Эта константа также поступает на сумматор 14 и на его выходе получаем выражение А+И(Х+В) , равное(-110011010111011) . В пятом такте число поступает на регистр 15 и из него на выход, Это и есть вычисленный од 0,57331. Найденный по таблице логарифм равен 40(-0,8026155)0=(-0,110011010111100)2 Как видно, ошибка не превышает младшего разряда числа, т,е. меньше 2 .Данное устройство работает по конвейерному принципу. В каждом так те в него вводится новый операнд. Наиболее времяеМКим узлом в .устройстве является блок б возведения в квадрат, поэтому такт конвейерной обработки массива данных равен време ни возведения в квадрат Т. Это и есть быстродействие устройства при обработке массивов данных . При построении устройства для возведения в квадрат на элементах 155 Т = 165 нс.Предлагаемое устройство отлича ется от известного. При обработке массивов данных быстродействие увеличивается вТ 500 нсТ 165 нм 60Для хранения таблицы констант потребуется память объемом 9= 800 бит По сравнению с известным - выигрыш в объеме памяти вЯ 10623 бит .бит = 13,28 раэ/формула изобретенияУстройство для логарифмирования массивов двоичных чисел, содержащее входной регистр, три блока памяти, блок синхронизации, первый сумматор .и выходной регистр, вход которого соединен с выходом первого сумматора, первый вход которого соединен с выходом первого блока памяти, первый и второй выходы блока синхронизации соединены с управляющими входами входного и выходного регистров, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены шесть регистров,второй сумматор, блок возведения в квадрат, блок умножения, причем выходы К старших разрядов входного регистра соединены со входом второго блока памяти и входом первого регистра, управляющий вход которого соединен с третьим выходом блока синхронизации и управляющим входом второго регистра, входы которого соединены с выходами второго сумматора, первый вход которого соединен с выходом входного регистра, второй вход второго сумматора соединен с выходом второго блока памяти, выходы первого и второго регистров соединены соответственно со входом третьего и через блок возведения в квадрат со входом четвертого регистров, управляющие входы которых соединены с четвертым выходом блока синхронизации, пятый выход которого соединен с управляющими входами пятого и шестого регистров, входы которых соединены соогветственно с выходами третьего регистра и блока умножения, первый вход которого через четвертый регистр соединен с выходом блока возведения в квадрат, второй вход блока умножения через третий блок памяти соединен с выходом третьего регистра, выход шестого регистра соединен со вторым входом первого сумматора, выход пятого регистра соединен со входом первого блока памяти.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 235395, кл. 8 06 Г 7/38, 1968.2. Авторское свидетельство СССР9 593212, кл. С 06 Г 7/38, 1978847319 едак Заказ 5500/ б Тираж 745 Подписное ВНИИЙИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д, 4/5Филиал ППП фПатент 1, г. ужгород, ул. Проектная,Составитель Ь,. Зорин таракан Техред З.фанта КорректорН. щвыдкая 4