Устройство для анализа структуры двоичных последовательностей

щ 780008 Союз Советскнк Соцнаюстнческни Республик(51) М. Кл.д 0 06 Г 15/36 Государственный комнтет СССР по делам нзобретеннй н отнрытнй(23) Приоритет -Опубликовано 1511,80.Бюллетень М 42 Дата опубликования описания 17, 11. 80С(72) Автор изобретения Е. А, Велоэерский Киевское проектно-конструкторское бюро автоматизированных систем управления(54) УСТРОЙСТВО ДЛЯ АНАЛИЗА СТРУКТУРЫ ДВОИЧНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙИзобретение относится к области . вычислительной техники, систем автоматического управлений и может быть использовано в качестве приставкик цифровой вычислительной машине для анализа и предсказания двоичных последовательностей.Известный анализатор 1) снятия случайных процессов, содержащийблок для выделения характеристик процесса,измерительные каналы, имеющие в своем составе счетчики, обладает способностью производить анализ представленного процесса путем раз" ложения его на спектральные состав-1 Ъ ляющие и изменения их интенсивностей. Эта цель достигается тем, что в устройство для анализа структуры двоичных последовательностей, содержащее блок синхронизации, сдвиговый регистр, вход которого является входом устройства, преобразователь код-напряжение, выход которого подключен ко входу генератора случай-О ного двоичного знака, а выходы преобразователя код-напряжение соединены с разрядными выходами соответственно первого и второго счетчика, введены первый и второй блоки Формирования адреса, два блока элементов И, блок элементов ИЛИ и блок памяти, информационные входы которого поключены соответственно к выходам первого и второго счетчиков, адресНый вход соединен с выходом блока элемента ИЛИ, а управляющий вход под 30 Однако это устройство содержит для каждого измерительного канала свои : 20 счетчики и не позволяет осуществлять предсказание будущих значений случайных процессов.Известен преобразователь код-вероятность 2, содержащий счетчики, 25 преобразователь код-напряжение, управляемый генератор случайного двоичного знака. Однако это устройство не позволяет предсказывать двоичные последовательности. Целью изобретения является расширение Функциональных воэможностей устройства, путем предсказания будущих значений двоичных последовательностей через определения вероятностей появления будущих .значений последовательности в зависимости от предыдущих ее значений и уменьшение, количества используемых счетчиков.ключен к первому выходу блокасинхронизации, второй, третийи"четвертый выходыкоторого соедияенысоответственно с управляющйми входами"второго счетчика, первого и второго блоков элементов И,вход блока синхронизации соединен с входом устройства, разрядные выходй сдвигового регистра, кроме"последнего, соединены с соответствующими входами первого блока формиро-" вания адреса, разрядные выходы сдви гового "региСтра, кроме первогор подключейй к соответствующим входной "второго блока формирования адреса,"выходы блоков формирования адресайодключеяы соответственно к информациойныа входам первого и второго бло,ков элементов И, выходы которых подключены соответственно к первой и второй группе входов блока элементов ИЛИ, выход первого разряда сдвигового регистра соединен с управляющймвходом первогосчетчика, установочные входы первого и второго счетчи" "ков подключены соответственно к первому и второму выходам блока памяти. Блок-схема описываемого устрой" сгва показана на чертеже. Каждая: ячейка блокапамяти "разделена на двечасти. В старших разрядах содержится инФормация о числе появления"определенного яабора значений последовательности, определяющего адресэтой ячейки, В младших разрядах-"на-ходится информация о числе появленийзначения "1" после данного наборазначений. Отношение этих частейинформации представляет собой частотупоявления сигнала "1" "йбсле"по-""явлеййя" цайяого предшествующего набора значений.Устройство содержит сдвиговый регистр 1, блок 2 Формирования адресапредшествующего набора, блок 3 Формирования адреса текущего набора, блок4 элементов И,блок 5 элементов ИЛИ,блок б сййхрониэации управления;адресный блок 7 памяти с присоединенными к нему счетчиками 8 и 9, преобразователь 10 код-напряжениеи управляемый генератор 11 случайнбго двоичного знака. Входные сигна "лы" задаются от источника 12, передача сигналов внутри устройства осуществляется с помощ ю шин 13, 14,15, 16, 17.Устройство работает следующимобразом.Двоичные" сигналй; поступающие"отисточника 12, последовательно по" "даютбя"й записйваются в сдвиговыйрегистр 1 таким образом, что в "каждый момент времени на нем записано","теФДФее зйачение "последовательностии предшествующий набор значений последовательности. Этот набор значеяий подается на вход блока 2формирования адреса, где вычисляется адрес блока 7 памяти, по которомузаписывается информация о частотепоявления значения "1" последовательности после возникновения на входеустройстваданного предшествующегонабора значений. Например, в качестве адреса может быть выбран двоичныйкод, который образуют значения набора последовательности.Блок 6 управления, открывая и закрывая соответствующие блоки 4 эле 1 ф ментов И, пропускает на адресные входы блока 7 памяти через блок 5 элементов ИЛИ информацию с шин 14,а также вырабатывает сигнал Чтениена шине 16 для блока 7 памяти. В ре зультате-этого из записывающего устройства будет прочитана информацияо частоте появления "1" после данного набора значений. Эта информациязаписывается в счетчики 8 и 9 соот- Щ ветственяо, после чего сигнал теку"щего значеййя"последовательности,присутствующий на шине 13, поступаетна вход счетчика 8, а блок 6 управления вырабатывает синхронизирующий сигнал 17, поступающий на входсчетчика 9. В счетчиках 8 и 9 про. "изводится-суммирование, т.е. корректировка частоты появления значения"1" после данного набора. Затем блокб управления вырабатывает на шине 30 16 сигнал Запись, благодаря которому информация со счетчиков 8 и 9" зайисывается в соответствующую ячейку блока 7 памяти.Таким образом, производится форми рование распределения частот появления будущих значений, равных "1",, в зависимости от предыдущих значений предсказываемой последовательности.40По завершении этого этапа блокб управления переключает сигналы наблоках 4 так, что на адресные входыблока 7 через блок 5 элементов ИЛИ 4 поступают сигналы с шин 15 блока3 формирования арЕса соответствующего текущему набору значений последовательности, На шине 16 Формируется сигнал Чтение и в счетчики 8 5 О и 9 записывается информация о частоте появления "1" после данного текущего набора которая поступает навходы преобразователя 10 код-напряжение. Этот блок осуществляет преобразование цифрового кода частоты всоответстйующеепороговое яапряже-йие",пойклйчеямое к уравляющемувходу генератора 11 случайного двоичного знака. Величина пороговогонапряжения -определяет распределение 60 случайного двойчного знака, соответствующее частоте появления ф 1 фпосле данного набора последовательности.Генератор 11 вырабатывает выход ной двоичный сигнал, который распределен так же, как будущее значение последовательности, равное "1",Этот сигнал интерпретируется как будущее значение двоичной пос" ледовательности, поскольку распределение "единиц" полностью определяет и распределение "нулей", а отсутствие "1" в двоичной последовательности означает присутствие "0 ф и наоборот.С течением времени число появлений двоичных наборов значений после- ф довательности возрастает, Поэтому иэ закона больших чисел следует, что частоты, накопленные в ячейках запоминающего устройства, стремятся к вероятностям появления значений "1 ф 15 после соответствующих наборов значений последовательности.Если характер предсказываемой последовательности медленно изменяется, то распределение случайной 20 двоичной величины, появляющейся на выходе генератора 11 с вероятностью, стремящейся к единице, все более приближается к распределению искомой величины. Отсюда следует,25 что вероятность ошибки предсказания будущего значения исследуемой двоичной случайной последовательности, приносимой преобразователем 10 и генератором 11, убывает с течением времени.30Вероятность общей ошибки пред- ) сказания будущего значения опреде" ляется длиной предшествующего набора значений последовательности и будет тем меньше, чем больше указан ная длина.Из написанного видно, что основную задержку при вычислении будущего значения последовательности привносит работа измерительных каналов. Эта задержка равна сумме времени выборки значения ячейки из блока 7 памяти по адресу, определяемому ши" нами 15 и временем срабатывания преобразователя 10 и генератора 11, временем выборки ячейки, определяемой шинами 14, временем сложения содержимого этой ячейки соответствующими сигналами на счетчиках 8 н 9 и времени записи содержимого счетчиков по адресу, определяемому шинами 14. 50 Однако за счет этой задержки число счетчиков измерительных каналов уменьшилось до двух и не зависит ,от количества каналов, которое, очевидно, определяется длиной учитывае мого предшествующего набора значений последовательности и равно 2Л где и - длина набора.Таким образом, для случайных последовательностей, у которых среднее время между появлениями значений больше общей временной задержки, вызванной работой всех блоков,предложенное устройство обладаетдостаточной эффективностью.формула изобретенияУстройство для анализа структуры двоичных последовательностей, содержащее блок синхронизации, сдвиговый регистр, вход которого является входом устройства, преобразователь код-напряжение, выход которого подключен ко входу генератора случайного двоичного знака, а входы преобразователя код-напряжение соединены с разрядными выходами соответственно первого и второго счетчиков, о тличающееся тем,что,с целью расширения Функциональных возможностей за счет предсказания двоичных последовательностей, в устройство введены первый и второй блоки Формирования адреса, два блока элементов И, блок элементов ИЛИ и блок памяти, информационные входы которого подключены соответственно к выходам первого и второго счетчиков, адресный вход соединен с выходом блока элемента ИЛИ, а управляющий вход подключен к первому выходу блока синхронизации, второй, третий и четвертый выходы которого соединены соответственно с управляющими входами второго счетчика, первого и второго блоков элементов И, вход бло ка синхронизации соединен с входом устройства, разрядные выходы сдвигового регистра, кроме последнего, соединены с соответствующими входами первого блока Формирования адреса, разрядные выходы сдвигового регистра, кроме первого, подключены к соответствующим входам второго блока Формирования адреса, выходы блоков формирования адреса подключены соответственно к информационным входам первого и второго блоков элементов И, выходы которых подключены соответственно к первой и второй группе входов блока элементов ИЛИ, выход первого разряда сдвигового регистра соединен с управляющим входом первого счетчика, установочные входы первого и второго счетчиков подключены соответственно к первому и второму выходам блока памяти.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 442434, кл. О 01 й 23/00, 1972.2Федоров Р.ф. и др. Стохастические преобразователи информации,фйашиностроение", М., 1978, с. 110,131.Закаое5 з 9327 Тираж Подписи ВНИИПИ Государственного комитета АЗССР по делам изобретений и открытий,113035 Москва 3-35 Ра сная .наб. . 4 Филиал ППП "Патент", г. Ужгород, Ул. Проектная