Устройство для сравнения п двоичных чисел

Союз Советских Социалистических РеспубликОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1840888(51)М. Кл.з 6 06 Р 7/04 Государственный комитет СССР по делам изобретений и открытий(53) УДК 681. 325. .5(088.8) Дата опубликования описания 23081(54) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ и ДВОИЧНЫХ ЧИСЕЛИзобретение относится к автоматике и вычислительной технике иможет быть использовано при реализации технических средств сортировки данных, сравнения двоичных чисел.Известно устройство для определения минимального числа, в котором для определения минимального числа из .п.двоичных чисел необходимо сравнить два числа, выбрать из них наименьшее, далее сравнить его со следующим, выбрать наименьшее и так далее ЩОднако такое последовательное сравнение,чисел определяет низкое быстродействие устройства. 15. Наиболее близким по технической сущнфсти к предлагаемому является устрфйство для сравнения и двоичных чисел," содержащее л кольцевых регист ров, входы которых соединены между собой и подключены ко входной шийе синхронизации устройства, прямые входы всех кольцевых регистров сдви г соединены со входами первой схемы ИЛИ, а инверсные выходы - со входами второй схемы ИЛИ, выходы схем , ИЛИ подключены ко входам схемы И, я схем равнозначности, причем прямой выход каждого кольцевого регистра , 30 соединен с одним из входов соответствующей схемы равнозначности, другой вход каждой из которых соединен с шиной управления, управляющие входы схем равнозначности подключены и выходу схемы И, а их выходы связаны со входами, сброса соответствующих кольцевых регистров сдвига Г 2,1,Недостатком этого устройства является низкое быстродействие.Цель изобретения - повышение быст-, родействия.Поставленная цель достигается тем, что в устройстве для сравнения л двоичных чисел, содержащем а поразрядных узлов анализа, где а - количество раррядов в сравниваемых числах, причем 1-ый информационный вход каждого )-го поразрядного узла анализа, где 1 а 1, 2, , л, ) щ 1, 2, а соединен с входной шиной )-го разряда 1-го сравниваемого числа, а каждый поразрядный узел сравнения содержит элементы И, ИЛИ каждый 1-ый йнформационный вход каждого поразрядного узла анализа соединен с первым входом 1-го элемента Ипервой группы,- выход каждого 1-го элемента И первой группы подключен к 1-ому входу элемента ИЛИ и к первому входу)-го элемента ИЛИ группы, каждый 1-ый вход разрешения первого поразряд-ного узла анализа соединен с 1-ым управляющим входом устройства и под-. ключен ко второму входу 1-го элемента И первой группы и к первому входу 1-го элемента И второй группы, инверсный выход элемента ИЛИ соединен 1 со вторыми входами элементов И второй группы, выход каждого 1-го элемента И второй группы подключен ко второму входу 1-го элемента ИЛИ группы, вы.ходы каждого 1-го из которых соединены с упранляющими выходами поразрядного узла анализа, а 1-ый управляющий выход 1-го поразрядного узла анализа / подключен к 1-ому входу разрешения (+1)-го поразрядного узла анализа, прямой выход элемента ИЛИ 1-го поразрядного узла анализа соединен с 1-ым информационным ныходом устройства.На чертеже представлена функцио О нальная схема устройства.Устройство содержит в поразрядных узлов 1., 1,1 анализа, каждый из которых состоит из элемента ИЛИ 2,и элементов И 3, 3,Зп,и эле ментов ИЛИ 4, 4,4 и и элементов И 5, 5,5 и, информационные входы б, б,бп, входы 7, .7,2. , 7 и разрешения, управляющих выходов 8, ,8, информационного выхода 9.Устройство работает следующим образом.Параллельно на нсе информационные входы б, б, , бп всех поразрядных узлов анализа поступают сравниваемые числа. При этом Н старшем разряде на разрешающие входы 7 подаются единичные разрешающие потенциалы, В случае, если в поразряднбм узле 1 анализа, хотя бы на одном информацион ном входе присутствует единица, на, выходе соответствующего элемента И 3 появляется единица, которая через элемент ИЛИ 2 поступает на выходную шину 9. Она же через элемент ИЛИ 4 45 поступает на соответствующий управляющий вход 7 и тем самым разрешает анализ данного числа в следующем разряде. При этом на инверсном выходе эле-. мента ИЛИ 2 возникает нулевой потенциал, который запирает все элементы И 5, В случае же, Когда во всЕх числах в данном разряде "0", через элемент ИЛИ 2 на выходную шину устройстваданном разряде поступает "О", на инверсном выходе элемента ИЛИ 2 "1",которая поступает на вторые входы элементов И 5, на первые входы которых поступают разрешающие сигналы из предыдущего разряда. При этом элементы ИЛИ 4 формируют разрешающие 40 сигналы на управляющих выходак 8 в соответствии с сигналами, поступившими из предыдущего разряда. В результате на выходных шинах устройства устанавливается код максимального из посту пивших по и каналам числа, Для выделения минимального числа из и чисел на информационные входы б"поступают инверсные коды чисел. При этом выделяется максимальный из инверсных кодов, инверсия которого соответствует минимальному числу в множестве чисел. Кроме того, единичные сигналы на управляющих выходах 8 младшего разряда указывают на информационные входы, по которым поступил код максимального или минимального ыисла,Таким образом, время выделения максимального или минимального числа в предлагаемом устройстве определяется задержкой распространения сигнала разрешения через все разряды устройства, что обеспечивает повышение быстродействия по сравнению с известным.ФормулаизобретенияУстройство для сравнения и двоичных чисел, содержащее в поразрядныхузлов анализа, где ю - количестворазрядов в сравниваемых числах, причем 1-ый информационный вход каждого1-го поразрядного узда анализа, где= 1,.2,и, ) = 1, 2, в соединен с входной щиной )-го разряда1-го сравниваемого числа, а каждыйпоразрядный узел сравнения содержнтэлементы И, ИЛИ, о т л и ч а ю щ е ес я тем, что, с целью повышениябыстродействия, н нем каждый 1-ыйинформационный вход каждого поразрядного узла анализа соединен с первымвходом 1-го элемента И первой группы, выход каждого 1-го элемента Ипервой группы подключен к 1-ому входу элемента ИЛИ и к перному входу1-го элемента ИЛИ группы, каждый1-ый вход разрешения первого поразряд"ного узла анализа соединен с 1-ымуправляющим входом устройства и подключен ко второму входу 1-го элемента И первой группы и кпервому входу1-го элемента И второй.грппы, инверсный выход элемента ИЛИ соединенсо вторыми входами элементов И второй группы, выход каждого 1-го элемента И второй группы подключен ковторому входу 1-го элемента ИЛИ группы, выходы каждого 1-го из которыхсоединены с управляющими выходамипоразрядного узла анализа, а 1-ыйуправляющий выход 1-го поразрядногоузла анализа подключен к 1-ому входураэрешения (1+1)-го поразрядного узла анализа, прямой выход элемента ИЛИ)-го поразрядного узла анализа соединен с 1-ым информационным выходомустройства,Источники информации,принятые но внимание при экспертизе1. Авторское свидетельство СССРР 5311,50, кд. О Об Г 7/02, 1977,2. Авторское свидетельство СССРР 478303, кл. 6 Об Г 7/04, 197 б840888 Составитель В. БелкинТехред Н.Бабурка - Корректор В. Вутяг дактор В. Лаз енко одписно Зака Филиал ППП фПатентф г. Ужгород роектна 4767/72 Ти ВНИИПИ Государственного по делам изобретений 035, Москва, Ж, Рзушс