Когновицкий

Номер патента: 1718385

Опубликовано: 07.03.1992

Авторы: Абелит, Брызгина, Буданов, Когновицкий, Корнилова, Чепиков

МПК: H03M 13/00

Метки: декодирования, кода, рида-соломона

...также и контрольный вход 18, Соответственно информационный 17 и контрольный 18 выходы буферного накопителя3 соединены с блоком сумматоров 6 и блоком 16 ключей. Выход блока сумматора 6 является информационным выходом устройства 21. Выходы блоков сумматоров 4 и 5 соединены соответственно с входами преобразователей 7 и 8 кода. выходы которых подключены к входам сумматора 10, выход которого соединен с входом преобразователя кода 9, выход которого соединен с первым входом сумматора 11, второй вход 404550 55 Таким образом, если это равенство выполняется при отсутствии стираний (й = О),то предлагаемое устройство переходит в режим исправления однократной ошибки.Причем Яо является значением ошибки, а 551место ошибки определяется как а = -...

Номер патента: 1716609

Опубликовано: 28.02.1992

Авторы: Брызгина, Буданов, Когновицкий

МПК: H03M 13/02

Метки: кода, кодирующее, рида-соломона

...4 азага 1 ао) И (а 7 абаба 4 азага 1 ао) Е.Таким образом, к каждому элементувектор-строки, полученной от умноженияисходного байта на матрицу Е будет добав 40 лена сумма элементов исходного байта помодулю два, т,е.а(воб 2), Отсюда сле 1=одует; что если чйсло единиц в исходном байте четное, то имеем(а 7 абаба 4 азага 1 ао) Е = (а 7 абаба 4 азага 1 ао) Е,т.ев этом случае при умножении на ийвертированную матрицу Е получили тот же результат, что и при умножении на матрицу Е без инверсии,Если же число единиц исходного байта (а 7 абаба 4 азага 1 ао) нечетное, то к каждому элементу вектор-строки (а 7 абаба 4 азага 1 ао) Е будет добавлена единица по модулю два, т.е. в этом случае результат умножения на инвертированную матрицу Е будет...

Номер патента: 1149428

Опубликовано: 07.04.1985

Авторы: Когновицкий, Окунев, Сюрин

МПК: H04L 17/16

Метки: дискретных, приема, сигналов

...35 40 Устройство для приема дискретных сигналов содержит согласованный фильтр 1, детектор 2, блок 3 выделения максимума сигнала, состоящий из блока 4 сравнения, блока 5 памяти, счетчика 6 и ключа 7, вычислительный блок 8, накопитель 9.Устройство работает следующим образом.На вход согласованного фильтра 1 поступают фазоманипулированные по закону одной выбранной М-последовательности с фиксированным начальным блоком сигналы. При этом каждое принимаемое сообщение заложено в величине временного интервала между двумя соседними, последовательно передаваемыми М-последовательностями. На выходе детектора 2 формируется огибающая корреляционной функции сигналов, имеющая максимумы в моменты окончания фазоманипулированного по закону...

Номер патента: 1053307

Опубликовано: 07.11.1983

Авторы: Глухов, Когновицкий, Новодворский

МПК: H04J 3/00

Метки: асинхронного, ввода-вывода, информации, синхронной

...блок коррекции программы приемной части соединены с входами блока хранения программы прогноза приемной части, первый, втО- рой и третий выходы которого соедине ны соответственно с первым, вторым и третьим входами декодера служебной информации и с первым, вторым и третьим входами блока коррекции программы приемной части, четвертый и пятый входы которого соединены со 1053307ответственно с четвертым, пятымвыходами блока хранения программы прогноза приемной части, входы генератора тактовой частоты соединены с синхронизирующими выходамидекодера служебной информации, чет вертый выход которого соединен с управляющим входом блока памяти приемной части, информационный вход которого соединен с выходом блокаанализа фазы,На Фиг.1 приведена...

Номер патента: 1027838

Опубликовано: 07.07.1983

Авторы: Буданов, Когновицкий, Сюрин

МПК: H03M 13/51

Метки: дискретной, информации, передачи, приема

...стороне введены элемент ИЛИ, умножитель, последовательно соединенные блок опознавания ПСП, инвертор и счетчик, последовательно соединенные дополнительный блок сравнения, первый блок управления и дополнительный генератор ПСП,38 4а также сумматор и второй блок управления, причем выход блока выделения ПСП соединен с входом блока опознавания ПСП, другой выход которого соединен с одним входом элемента И, другой вход которого соединен с выходом счетчика, гоединенным также с одним входом первого блока управления и первым входом второго блока управления, другой вход которого соединен с выходом блока сравнения, другой вход которого соединен с выходом смматора, входы которого соединены соответст- . венно с другим выходом блока выделе" ния ПСП...

Номер патента: 478578

Опубликовано: 15.11.1982

Авторы: Когновицкий, Малышев, Морозов

МПК: G08C 19/00

Метки: информации, передачи

...416 однополярного цифрового сигнала в аналоговую форму, выходы 17 аналоговой информации, входы 18 цифровой информации, преобразователь 19 цифровых сигналов в однополярный цифровой сигнал, выходы 20 цифровой информации, преобразователь 21 однополярных сигналов в цифровую форму, блок 22 замены искаженной информации на комбинацию сигПредлагаемая система отличается от 1 о нала ошибки, блок 23 исключения проверочного элемента, схему 24 контроля на четность блок 25 кодирования с дополнением проверочного элемента на четность, схему 26 обнаружения ошибки и схему 27 тактирования.Промежуточные станции 2 содержатгруппы приемных входов 28, преобразователи 29 квазитроичного биполярного сигнала в однополярную форму, блоки синхронизации 30, блок 31...

Номер патента: 951733

Опубликовано: 15.08.1982

Авторы: Буданов, Когновицкий, Сюрин

МПК: H03M 13/51

Метки: дискретной, информации, передачи, приема

...следованиякоторых в (2"-1) раз превышает частоту следования номинальных тактовыхимпульсов (где п - число разрядовгенератора ПСП), Быстрые тактовые импульсы. подаются до тех пор, пока вычитающий счетчик 6 не устанавливается внулевое состояние. В этом случае подача БТИ прекращается. Под действием этих быстрых тактов за время, непревышающее периода номинальной тактовой частоты, производится сдвигфазы, формируемой в генераторе 9 ПСПна число щагов, равное десятичнойцифре, соответствующей двоичной комбинации числа счетных импульсов (СИ)поступивших на вход суммирующегосчетчика ч. Под действием ТИ номинальной частоты через блок 10 задержки производится выдача на вход канала 11 связи ПСП с новой фазой. Каквидно, упомянутая двоичная...

Номер патента: 886296

Опубликовано: 30.11.1981

Авторы: Когновицкий, Сюрин

МПК: H04L 17/00

Метки: дискретной, информации, передачи, приема

...тактов за время, не превышающее периода номинальной тактовой частоты (длительности одной элементарной посылки), производится сдвиг фаз формируемой в регистре 5 .сдвига первой псевдослучайной последовательности (ПСП) и формируемой в регистре б сдвига второйпсевдослучайной последовательности (ПСП) на число шагов, равное десятичным цифрам, соответствующим двоичным комбинациям первичного кода, записанным в двоичные вычитающие счетчики 1 соответственно обоих каналов. Под действием ТИ номинальной частоты с выходов регистров 5 и б сдвига через элементы 7 задержки производится выдача ПСПи ПСПс новымизначениями фаз навходы сумматора 8 по модулю два, где они поэлементно складываются по модулю два и суммарная последовательность поступает далее...

Номер патента: 886295

Опубликовано: 30.11.1981

Авторы: Глухов, Когновицкий, Сюрин

МПК: H04L 17/00

Метки: дискретной, информации, передачи, приема

...фаз представляет двоичную комбинацию информационного цикла, соответствующего данному цик лу передачи.Из суммирующего счетчика 23 двоичная комбинация информационного;. цикла переписывается в промежуточный накопитель 24, откуда через выходной накопитель 49 поступает потребителю на тактовой частоте, гене 0 15 ный сигнал, который открывает повторому входу второй дополнительныйблок 50 совпадения. При опрокидывании триггера 8 управления в нулевоесостояние сигнал с его инверсного выхода через третий дополнительныйблок 50 совпадения поступает на считывающий вход .суммирующего счетчика23 и одновременно на первый входсчитывания промежуточного накопителя 24. Под действием этого сигналадвоичная комбинация из суммирующегосчетчика 23 переписывается...

Номер патента: 862373

Опубликовано: 07.09.1981

Авторы: Глухов, Когновицкий

МПК: H04J 3/00

Метки: асинхронного, ввода-вывода, информации, синхронной

...скорректированной тактовойчастоты Гс, поступающими через управВ зависимости от наличия или отсутствия отклонения от прогнозируемого числа бит в информационном цикле25 в блоке 5 рекуррентных регистров сдвига выбирается псевдослучайная последовательность 1, 11 или 111. Под действием "быстрых" тактовых импульсов и в. соответствии с сигналами с выходадвоично-десятичного преобразователя 4 в блоке 5 рекуррентных регистров сдвига происходит сдвиг начальной фазы выбранной псевдослучайной последовательности. Последовательность из бло 35 ка 5 рекуррентных регистров сдвига считывается на несущей частоте 1 и канала связи. Длина передаваемого в ка.нал участка псевдослучайной последовательности выбирается с учетом необходимости защиты информации от...

Номер патента: 860326

Опубликовано: 30.08.1981

Авторы: Глухов, Когновицкий, Ларин

МПК: H04J 3/00

Метки: асинхронного, сигналов, сопряжения, цифровых

...в параллельном коде поступает на соответствующие входы счетчика 4 и затем на вход дешифратора 5. Если иолу.ченная комбинация отличается от "нулевой", то дешифратор выдает сигнал, по которому быстрые тактовые импульсы (БТИ) поступают на счетный вход счетчика 4, Эти импульсы по.даются до тех пор, пока счетчик не устанавливается в нулевое положение, Одновременно с860326 30 подачей БТИ на счетчик 4 эти импульсы поступают на вход формирователя 6 с логичес. кой обратной связью. При этом формируемая псевдослучайная последовательность сигналов изменяет начальную фазу на число элементарных шагов, равное десятичному числу, соответствующему двоичной кодируемой комбинации, С установкой. счетчика 4 в нулевое положение дешифратор 5 прекращает...

Номер патента: 786024

Опубликовано: 07.12.1980

Авторы: Глухов, Когновицкий, Ларин

МПК: H04J 3/08

Метки: асинхронного, двоичных, сигналов, синхронных, сопряжения

...Блок 5 цикловой синхронизации выдает в блок 4 памяти кодовую комбина. цию Фазирования циклов. Считывание информационных и служебных сигналов из блока 4 памяти осуществляется на частоте И,.Организуемый в канале цикл содержит й единичных интервалов, из которых И используется для информацион 5 10 15 20 25 30 35 40 45 50 ных посылок, а (й-и) -единичных интервалов для служебных посылок.В том случае, когда в цикле сигналов тактовой частоты с оказывается больше или меньше единичных информационных интервалов относительно прогнозируемого числа, то информация о количестве и характере лишних или недостающих единичных интервалов передается на служебных позициях.На приемной стороне устройства (фиг. 2) коммутатор 9 направляет поступившие иэ...

Номер патента: 660276

Опубликовано: 30.04.1979

Авторы: Когновицкий, Чулкин

МПК: H04B 3/46

Метки: дискретного, канала, характеристик

...последовательно соединенных ждущего мультивибратора и дополнительного элемента ИЛИ, при этом входждущего мультивибратора являетсявходом Стирание блока запретасчета, входом Обнуление которогоявляется другой вход дополнительногоэлемента ИЛИ, выход которого является выходом блока запрета счета,Па чертеже приведена структурнаяэлектрическая схема лредложенногоустройства,Устройство для автоматическогоизмерения характеристик дискретногоканала содержит основную 1 и дополнительную 2 схемы сравнения, основнойрегистр 3 сдвига, первый сумматор4 схемы 5-9 совпадения, сумматоры10-14, дешифратор 15, дополнительный регистр 16 сдвига, второй сумматор 17, счетчик 18, первый инвертбр19, элемент ИЛИ 20, второй инвертор21, дополнительные схемы 22 и...

Номер патента: 642867

Опубликовано: 15.01.1979

Авторы: Когновицкий, Михеев, Сюрин

МПК: H04L 17/00

Метки: дискретной, информации, передачи, приема

...13, который открывает и пропускает поступающие на вход 37 блока 13 "быстрые" тактовые импульсы, частота следования которых не менее чем в Д раз превышает номинальную тактовую частоту, где Я -выраженная в числе элементов длина комбинации вторичного кода, передаваемого в канал 43. Значение Ц должно удовлетворять неравенству И й 2 ф- , где Д -длина комбинации первичного кода.Быстрые тактовые импульсы с выходаблока 1 3 поступают на счетный вход вычитающего счетчика 9 и параллельно через элемент ИЛИ 14 на тактовый входрегистра 2, "Быстрые" тактовые импульсы будут подаваться до тех пор, покавычитаюший счетчик 9 не установитсяв нулевое состояние. В последнем случае срабатывает дешифратор 10 нулевого состояния, сигнал с выхода кото 1 Орого...

Номер патента: 535743

Опубликовано: 15.11.1976

Авторы: Гнилицкий, Когновицкий

МПК: H04B 3/46

Метки: дискретного, канала, характеристик

...с выхода дискретного канала поступает на вход схемы сравнения 1, на второй вход которой через сумматор 4 поступает эталонная последовательность, формируемая регистром сдвига 3. Если ошибки в двоичной последовательности отсутствуют, то последняя с выхода схемы сравнения 1 продвигается по разрядам регистра сдвига 16, сигналы с третьего и т-го разрядов которого поступают на входы сумматора 17 и с его выхода - на вход дополнительной схемы сравнения 2.Так как последовательности, поступающие на входы схемы сравнения 2, совпадают по виду и фазе, то на ее выходе имеется нулевой сигнал, который далее поступает на вход счетчика 18 через инвертор 19. При заполнении счетчика 18 сигнал с его выхода поступает одновременно на входы дополнительных...

Номер патента: 429543

Опубликовано: 25.05.1974

Авторы: Гнилицкий, Когновицкий, Ленинградский, Проф

МПК: H04B 3/46

Метки: дискретного, канала, характеристик

...последовательность, полученная в результате поэлементного сложения по модулю два рекуррентной последовательности и последовательности, соответствующей потоку ошиоок,Сигналы с выхода схемы 1 поступают на вход регистра 5 сдвига и на один из входов схемы 6 сравнения, представляющей собой сумматор по модулю два.Рассмотрим процессы автоматического выявления сбоя фазы по циклу и установки фазы эталонной последовательности.Предположим, что ошибки в испытательном сигнале отсутствуют, Рекуррентная последовательность с выхода схемы 1 последовательно продвигается по ячейкам памяти регистра 5, Сигналы с выходов третьей и пятой ячеек регистра 5 поступают на входы сумматора 7. При этом на выходе сумматора 7 формируется рекуррентная...