Патенты с меткой «чисел»
Устройство для сравнения п-разрядных двоичных чисел
Номер патента: 561959
Опубликовано: 15.06.1977
Авторы: Голованевский, Дельберг, Коган, Тильман
МПК: G06F 7/04
Метки: двоичных, п-разрядных, сравнения, чисел
...шине 6,При вводе в регистр первого сравниваемого кода (по шинам А, - А) триггеры 1 принимают состояние, повторяющие значения соответствующих разрядов этого кода.После этого по шинам Б - Б, соединенными со счетными входами триггеров, в регистр вводят второй сравниваемый код. В результате -й триггер регистра (=1 - и) будет в состоянии О, если состояние, принятое им после ввода первого кода, совпадает со значением -го разряда, второго вводимого кода, В противном случае -й триггер будет в состоянии 1,Таким образом, если значения всех разрядов сравниваемых кодов совпали, после ввода этих кодов в регистр все триггеры 1 будут находиться в состоянии О, сигнал О будет снят также с выхода элемента 2, а на выходной шине 5 появится сигнал ицвертора...
Вычислительная система для обработки чисел и многомерных векторов
Номер патента: 561966
Опубликовано: 15.06.1977
Авторы: Брик, Карцев, Лушпин, Пахунов
МПК: G06F 15/00
Метки: векторов, вычислительная, многомерных, чисел
...вторым выходом запоминающего устройства 7, второй вход которого соединен с выходом регистра адреса 3. 5 1 О 15 2 о 25 зо 35 4 О 45 50 1(роме того, вычислительная система содержит Л" дешифраторов 8, суммирующий блок 9, блок сравнения 10 и счетчик тактов 11, ,причем выходы коммутаторов 5 соединены со входами, соответствующих дешифраторов 8, выходы которых соединены с соответствующими входами суммирующего блока 9, выход которого соединен с первым входом блока сравнения 10, второй вход которого соединен с выходом счетчика тактов 11, а выход - со входом блока пуска 2 и входом счетчика тактов 11.Вычислительная система работает следующим образом,Начало каждого цикла обработки отмечается блоком пуска 2, разрешающего работу устройства управления...
Устройство для сравнения двоичных чисел
Номер патента: 563674
Опубликовано: 30.06.1977
Авторы: Балашов, Горбунов, Евсеев, Карлюка
МПК: G06F 7/04
Метки: двоичных, сравнения, чисел
...на первый выход устройства и через элемент ИЛИ,11 на информационный вход счетчика 2, увеличивая его содержимое на 1, Импульс сброса также стирает содержимое счетчика 1, перезаписывает в него двоичное число, записанное в счетчике 2, которое является результатом сравнения, и устанавливает в единичное состояние триггер 3. При этом закрываются элементы И 7, 10 и открывается элемент И 5.Если второе число меньше первого или равно ему, то содержимое счетчика 2 не изменяется и в нем остается записанным первое число. При поступлении на информационную шину 16 устройства следующего сравниваемого числа операция сравнения проводится аналогично и результат сравнения всегда оказывается записанным в счетчике 1.Таким образом, если разрешающий...
Устройство для сравнения двоичных чисел
Номер патента: 564632
Опубликовано: 05.07.1977
Авторы: Бурминский, Кириченко, Мангасаров, Саркисов
МПК: G06F 7/04
Метки: двоичных, сравнения, чисел
...9напряжение сигналов также равно нулю(ниже установленного цоиога чувствительности элемента 9). В результате на оооих выходах порогового элемента 9 формируются сигналы логического нуля. Навыходе элемента ИЛИ-НЕ 12 и на шине13 появляется сигнал логической единицы,что соответствует признаку А = В,Если сравниваемые числа А и Б неравны между собой, то в одной или нескольких ячейках сравнения 3 окажутсяоткрытыми по одному элементу И 4, навыходах которых появляются сигналы,напряжения которых равны соответствующимопорным напряжениям, Эти сигналы поступают по шинам 6 на входы соответствуюших узлов 7, 8, Причем по входу узла 7поступают формируемые элментами И 4сигналы с признаками поразрядной нереянозначности типа АВ, а по входу узла8 -...
Устройство для сравнения п-разрядных двоичных чисел
Номер патента: 565296
Опубликовано: 15.07.1977
МПК: G06F 7/02
Метки: двоичных, п-разрядных, сравнения, чисел
...регистра 2 и входаии установки нуля младшего разряда регистра 1, Выходы поразрядных элементов И через элементы ИЛИ 5 соединены с выходами А больше зО Б и Б больше А устройства, а выходы эле3ментов ИЛИ 5 через элементы НЕ 6 соединены со входами оконечных элементов И 7, выход которого является выходом А-Б (А равно Б) устройства.Сравнение чисел осуществляегся поразрядно, начиная со старшего разряда. Допустим, число А, записанное в регистр 1 - больше числа Б, записанного в регистр 2, и что код числа А = 100, а числа Б=О 11, т. е. А - больше Б. При сравнении на выходе элемента И 3 старшего разряда формируется едивичный сигнал, который поступает на выход устройства через элемент ИЛИ 5, информируя, что А - больше Б. При этом все разряды...
Устройство для вычитания чисел с плавающей запятой
Номер патента: 567172
Опубликовано: 30.07.1977
МПК: G06F 7/385
Метки: вычитания, запятой, плавающей, чисел
...мантиссы второго слагаемого из содержимого регистра 2 вычитается 1. После каждого вычитания производится сравнение порядков, содержи 5 10 15 20 25 30 35 40 45 50 55 60 65 мое регистра 1 суммируется с содержимым регистра 2. Сдвиг мантиссы вправо производится до тех пор, пока либо П не станет равным П либо мантисса не станет равной нулю.Рассмотрим сдвиг вправо мантиссы второго слагаемого. После нормализации мантиссы первого слагаемого при ПП 2 первый сдвиг вправо мантиссы второго слагаемого не производится, но порядок в регистре 2 корректируется на- 1. Пусть после этой коррекции П равен П 2. Тогда следующим шагом будет суммирование мантисс. Однако, та как сдвиг мантиссы второго слагаемого не производился, то в одноименных разрядах...
Устройство для сравнения двоичных чисел
Номер патента: 570894
Опубликовано: 30.08.1977
МПК: G06F 7/04
Метки: двоичных, сравнения, чисел
...не обрабатываются, так как не попадают на неподвижные отражатели 5 и позиционный отражатель 6 опроса.При записи в регистры 1 и 2 двоичных чисел, на управляющие входы нечетных двухпозиционных отражателей 4 с регистра 1 поступают сигналы, соответствующие значениям двоичных разрядов одного числа А, а на управляющие входы четных двухпозиционных отражателей 4 с регистра 2 подаются сигналы, соответствующие значениям двоичных разрядов другого числа В.Двухпозиционные отражатели 4 двоичных разрядов одинакового порядка, в зависимости от значения поступающих сигналов, либо остаются в исходном положении юо, либо отклоняются от исходного положения на угол кч, либо занимают положение взаимного несоответствия, когда одни двухпозиционные отражатели...
Устройство для сложения чисел
Номер патента: 571809
Опубликовано: 05.09.1977
Автор: Василенко
МПК: G06F 7/385
Метки: сложения, чисел
...входные регистры и группы элементов И, Входы входных регистров соединены с шинами исходных чисел, а выходы попарно подключены ко входам двухвходовыхсумматоров4).Недостатком такого устройства являетсябольшое количество оборудования, котороерезко увеличи я с ростом числа складываемых чисел,Целью изобретения является упрошениеустройства,Для достижения атой цели в предлагаемомустройстве выходы двухвходовых сумматоровподключены к первым входам Юетов И, ко вторым входам кот чена шина сигнала пере ход оединены с другими вход х и/2 вных регистров;На чертеже представлена структурная схема устройства,Устройство содержит двухвходовые сумматоры 1, входные регистры 2 группы алвментов И 3, шины исходных чисел 4, шинусигнала передачи 5 и шину...
Преобразователь двоично-десятичных чисел в двоичные
Номер патента: 572781
Опубликовано: 15.09.1977
Автор: Розов
МПК: G06F 5/02
Метки: двоично-десятичных, двоичные, чисел
...1 на считывание из блока 2 соответствующего эквивален га (10А) .Количество двоичных эквивалентов определяется разрядностью десятичных чисел. Выбранный двоичный эквивалент поступает параллельным кодом на вход сдвигателя 5 и используется далее в качестве слагаемого в накапливающем сумматоре 6, формирующем двоичный код чисел. Сдвигатель 5 в частном случае реализован по схеме четырехвходового коммутатора для каждого двоичного разряда, на информационные входы которого заведены соответствующие разряды двоичного эквивалента, дающие на выходе схемы по сигналам блока управления 4 параллельный код двоичного эквивалента без сдвига или со сдвигом кода на 1, 2 или 3 разряда в сторону старших разрядов. Блок управления 4, производя анализ...
Цифровое устройство для вычисления логарифмов чисел, представленных число-импульсными кодами
Номер патента: 572783
Опубликовано: 15.09.1977
Авторы: Витер, Галамай, Дудыкевич
МПК: G06F 7/38
Метки: вычисления, кодами, логарифмов, представленных, цифровое, чисел, число-импульсными
...число У, представленное число-импульсным кодом. Приращения этого числа, равные ЬУ поступают на один из входов элемента ИЛИ 5 и вход счетчика 2, Приращения чисел в счетчиках 1(10) 55 и 2 на -м шаге равны при этом ЛУ, и ЛУ;,соответственно. Приращение ЫЧна входесчетчика 1 вызывает (приращение ЛУ, на выходе элементов И блока 3, подаваемого далеена второй вход алемента ИЛИ 5 через элемент 4 задержки.Следовательно,ЛМ, =ЬЛ,+ЬЖ,. (1)ь 1 исло в счетчике 1 равно при этом У число в счетчике 2, триггеры которото вначаленаходились в единичном состоянии, равнос =.ф - 1. (2)Приращение ЛУ определяется приращением ЛУ коэффициентом пересчета счетчика 2, равньгм У, и обратным кодом числа У;У Рт ( т 1 ( 1 дУ(" е (3)П(Из уравнений (1) и (3)(Н(5) Так как...
Суммирующее устройство для сложения двух -разрядных чисел
Номер патента: 572785
Опубликовано: 15.09.1977
МПК: G06F 7/385
Метки: двух, разрядных, сложения, суммирующее, чисел
...И второй группы - с соответствующими единичными выходами 5 сумм сумматора. Выходы 18 и 19 элементов И соответствен,но первой 11 и второй 12,групп попарно поразрядно соединены с входами 20 соответствующих выходных элементов ИЛИ 13.Суммирующее устройство работает следующим ооразом.Сумматор 1 с условньгми суммаи производит сложение двух т-разрядных двоичных чи- сел, поступающих на его информационные входы 2, и формирует сигналы суммы в двух модификациях: нулевые 4, представляющие собой сумму двух т-разрядных чисел, поступивших на входы 2, и единичные 5, представляющие собой сумму этих же двух чисел и еще одной единицы младшего разряда. Иными словами, сумматор с условными суммами вычисляет две суммы - одну (нулевые выхо- ды) при условии,...
Генератор псевдослучайных чисел
Номер патента: 572823
Опубликовано: 15.09.1977
Авторы: Леусенко, Морозевич, Цуриков, Ярмолик
МПК: G07C 15/00
Метки: генератор, псевдослучайных«, чисел
...параллельный принцип формирования разрядов псевдослучайного двоичного числа, что приводит к усложнению генератора 11. Другой генератор псевдослучайных чисел содержит регистр сдвига и блок сумматоров по модулю, что также обуславливает большие аппаратурные затраты 21, 1-1 аиболее близким к изобретению техническим решением является генератор псевдослучайных чисел, содержащий пг триггеров, входы которых подключены к тактовому входу генератора, а выхоМорозевич и В. М. Цурико15 17 20 21 1 2 1 1 или 34 3 4 5 Г 7 9 10 5 или 93 или 73,9 или 13З,Г,7 или 13 23 31 33 Таблица 215 ггг 1 1 3 7 3 Подписное Тирак 738 Изд.776 Заказ 2146/1 Типография, пр. Сапунова, 2 4 6 10 18 20 22 В исходном состоянии хотя бы один триггер должен находиться в...
Датчик случайных чисел
Номер патента: 572824
Опубликовано: 15.09.1977
МПК: G07C 15/00
Метки: датчик, случайных, чисел
...входом блока 4 вычитания и со входом счетчика 5, выход которого подключен ко второму входу блока 4 вычитания, третий вход которото соединен с выходом источника 1 случайного сигнала, а выход - с первым входом блока 6 элементов ИЛИ, второй вход которого соединен с выходом блока 3 элементов И, а выход является выходом датчика.Датчик случайных чисел работает следующим образом.При генерировании случние которых меньше А, эткрытые. элементы И, ИЛИдят на выход датчика.Если же значение тенерируемото числа больше А, то дешифратор 2 запрещает работу элементов И блока 3, изменяет на единицу содержимое счетчика 5 и разрешает работу блока 4 вычитания. С помощью последнего ат572824 Формула изобретения Составитель А. С. КарасовТехред И/ Михайлова...
Устройство для преобразования чисел из кода системы остаточных классов в двоичный код
Номер патента: 574714
Опубликовано: 30.09.1977
Автор: Кальтя
МПК: G06F 5/00
Метки: двоичный, классов, код, кода, остаточных, преобразования, системы, чисел
...состояние, разрешая тем самым через вентиль 8 поступление импульсов на входы двоичноо накапливающего счетчика 1 и суммирующих счетчиков ч по модулю. В момент поразрядного совпадения состояний соответственно суммирующего счетчика 1 о модулю и приемного регистра остатка кодового слова СОК схемой 5 поразрдноо сравнения вырабатывается сигнал, проходщий на вход многоходового элемента 11 7. В момент совпадения выходныхсигналов всех схем поразрядного сравнения появляется выходной сигнал элемента И 7, который возвращает триггер 9 управления в нулевое состояние. Поступление импульсов на входы двоичного накапливающего счетчика 1 и суммирующих счетчиков.4 по модулю прекращается. В двоичном накапливающем счетчике 1 зафиксирован двоичный код...
Оптико-электронное устройство для суммирования одноразрядных чисел
Номер патента: 574718
Опубликовано: 30.09.1977
МПК: G06F 7/56
Метки: одноразрядных, оптико-электронное, суммирования, чисел
...яСЙка 3 раоотает аналогично дефлскторной ячейке 2, т. е. если на дефлекторну;о ячейку 3 поступил нуль, то луч не изменяет своего направления и поляризации, а если поступила единица, то плоскость;Олярнзации лу а поворачивастся :и 00 и Он смс цастся на 50.1:Инну б,11 а дсфлскторную ячейку 2 поступила единица, и л 5 ч на ее выходе смещен на велгчину о, В этом случае плоскость поляризации луча, входящего в дифлекторную ячейку 3, повернута на 90 Относительно первоначальной. Поэтому, если па дефле 1 сгорную ячейку 3 поступил нуль, то поляризационный переключатель 7 не изменяет поляризации луча, и при прохождении через двулугспреломляющий элемент 6 он смс 1 цается на величину б относительно своей порции на входе дефлекторной ячейки 3. Если же...
Устройство для срвнения следующих друг за другом чисел
Номер патента: 575645
Опубликовано: 05.10.1977
Автор: Дуда
МПК: G06F 7/04
Метки: друг, другом, следующих, срвнения, чисел
...8,9, так как на прямом выходе тэнггер 7 - нулевой потенциал.Импульсы, с оэтветствуэщие следующемусравниваемому числу, поступают черезэлементы ИЛИ 12 и И 11 на вычитаюший 30вход регистра 2 и уменьшают его содержимое, так как на выходе адемента ИЛИ 5 единичный потенциал.Если это число больше записанного в регис тре 2, то в м эмен т, к огда в разрядах 35регистра 2 появдяются нули, на выходеэлемента ИЛИ 5 возникает нулевой потенциал, которй прекращает поступление импульсов очередности числа на вход регистра2, и остадьные импульсы числа,соответствующие разности сравниваемых чисел, поступаютна суммирующий вход регистра 1 черезэлемент И Э, увеличивая его содержимое,Если второе число меньше первого или рав но ему, то содержимое регистра 1 не...
Сумматор -разрядных к-ичных чисел
Номер патента: 575649
Опубликовано: 05.10.1977
Авторы: Ещин, Заволокин, Заровский, Петрова, Юферова, Ясногородская
МПК: G06F 7/385
Метки: к-ичных, разрядных, сумматор, чисел
...соответствующегоразряда вы.сэдного числа 4. Сигналы на выходахблоков 5 и индикатэрэв неисправности 6отсутствуют, блоки разрешения обмена 7и перебора сочетаний 8 находятся в исходном состоянии, 45При возникновении отказов в некоторойгруппе суммирующих блоков 1 выходящихиз строя менее Е + 1 блоков 1, на .выхсдах соответствующих индикаторов неиспрааности 6 появляются сигналы, однако блэки 50разрешения обмена 7 и перебора сочетаний8 остаются в исходном состоянии и перестройка не происходит. При таких же отказахв нескольких группах суммируюших блоковустройство работает аналогично, 55При выходе из строя в некэтэрэй группеЕ +1 суммирующих блоков 1 на выходесээтветствуюшегэ блока обнаружения эшибок5 кратности Е +1 появляется сигнал, который...
Устройство для умножения п-разрядных двоичных чисел
Номер патента: 575651
Опубликовано: 05.10.1977
Авторы: Готтфрид, Гюнтер, Карл, Роланд
МПК: G06F 7/52
Метки: двоичных, п-разрядных, умножения, чисел
...разряды множителя соединены через селектор множителя 17 с управляющим входоми -А полного сумматора. При атом множитель в каждом цикле,обработки сдвигаепся вправо на й битов, и имеется соответствующий адрес сдвига входа селектора множителя 2. Например, 24-разрядный множитель обрабатывается в течение. трех циклов.Ко входам узла декодирования:18 подключены восемь младших раэрщов,;,множителяи их инверсные эначейня.:8. уэдв.аекодироЬания 18.формщюФся сегида:управлениядля сумматоровФ,; ЭФи сигналы запоминаются в рЖФстре ьййжнтеля 17, поэтомууже к началу: цйкдю обработки имеетсяинформация иа управляюших входах первых5четырех сумматоров 4-7. При атом время распространения сигналов через узел декодирования 18 сокращается за счет использования...
Преобразователь двоичного кода смешанных чисел в двоично десятичный код
Номер патента: 577524
Опубликовано: 25.10.1977
МПК: G06F 5/02
Метки: двоично, двоичного, десятичный, код, кода, смешанных, чисел
...лля автономного функционированияпреобразователя, и пересылает их в блок 2формирования сигналов. Сигнал с выходаблока 2 переводит переключатель эквивалентов 3 на считывание из запоминающего блока 4 соответствуюцего эквивалента десятичных чисел (в начале преобразования -старшего, то есть при И=1), двоичный параллельный код которого йоступает на входсумматора-вычитателя 5 и служит при на -хождении данной тетрады делителем. Одновременно на другой вход сумматоравычита 10теля 5 в первом такте - преобразования подается через сдвигатель 6, управляемый блоком 2, двоичный параллельный код входнойинформации, который берется делимым (вдальнейшем,1 делимым является предыдушийостаток). Блок 2 разрешает в первом тактепреобразования вычитание...
Устройство для последовательного сложения и вычитаний чисел
Номер патента: 579613
Опубликовано: 05.11.1977
Авторы: Бащенко, Зинченко, Лагин, Черкашин
МПК: G06F 7/385
Метки: вычитаний, последовательного, сложения, чисел
...вход которого подключен к выходу элемента И 5, а второй вход - ко второму упранляющему входу 12 устройства.Устройство работает следующим образом.В режиме сложения двоично-десятичных чисел слагаемые заносятся н ре в гистры 1 и 2. Далее режим сложения обеспечивается подачей синхроимпульсов в цепи сдвига (на чертеже не показаны) этих регистров. В результате сдвига чисел на сумматоре-вычитателе 3 с цепью переноса, включающей элемент задержки 4 и элемент И 5, выполняется процесс сложения кодов десятичных цифр как двоичных чисел.Результат сложения заносится в регистр 1. С помощью элемеита И 5 при отсутствии сигнала на шине б осуществляет-. ,ся блокировка сигнала переноса при коррекции. По окончании процесса сложения кодов цифр каждой декады...
Вероятностное устройство для деления чисел
Номер патента: 579624
Опубликовано: 05.11.1977
Метки: вероятностное, деления, чисел
...делимого 1 и дели 20 теля 2, а выходы - ко входам первогоб и второго 7 счетчиков, причем выходсчетчика 7 соединен со входом Гстанов генератора псевдослучайных чисеРабота устройства цачицается с под25 чи запускающего импульса по входуПуск в схему генератора псевдослучайных чисел 5. По этому сигналупоследовательность псевдослучайныхгенератора 5 поступает одноо на входы первого 3 и и- льзо- ных ся к вычи т быть ис вычислите и мож еских имее ычисел с 30 временнИзобретение относит слтельной технике е повано в стохастич льустройствах.Известно вероятностное устройстводля деления чисел, содержащее счетчики, регистры, блок управления, блоксравнения, элемент задержки, логические элементы 1Однако это устройство являетсясложным,Наиболее...
Устройство для деления десятичных чисел
Номер патента: 580554
Опубликовано: 15.11.1977
Авторы: Волковыский, Косова
МПК: G06F 7/52
Метки: деления, десятичных, чисел
...6 деления,блок 7 формирования дополнения, схему 8сравнения, блок 9 формирования цифр част 30 ного.580554 г 1 одписн зд. Лъ 88 раж 81 аказ 2456/10 пография, пр. Сапунова,3Устройство работает следующим образом.Первый цикл деления выполняется по обычному алгоритму, остальные циклы выполняются в следующем порядке.После вычисления очередной цифры и формирования в регистре 1 кода остатка код первой и второй тетрад остатка с выхода 10 поступает на вход 11 схемы 8, код первой и второй тетрад регистра 2 делителя с выхода 12 поступает на вход блока 6 деления на два, а с него - на вход 13 и через блок формирования 7 - на вход 14 схемы 8. Если ни один из выходов 15, 16 схемы 8 не возбуждается, то блок 5 управления вырабатывает сигнал сдвига...
Устройство для сравнения кодов двух чисел
Номер патента: 588542
Опубликовано: 15.01.1978
Автор: Канищев
МПК: G06F 7/04
Метки: двух, кодов, сравнения, чисел
...целью повышения точности сравнения в предлагаемое устройство для сравнения кодов двух чисел введены элементы ИЛИ, входы первого и второго из которых соединены с входными шинами, входы третьего элемента ИЛИ соединены с выходами элементов И, при этом выходы первого и второго элементов ы с входами выходного элеменретьего элемента ИЛИ - с вы. Мо 1043 Редактор Т. Янова рректор Н. Фед раж 8 аказ 2915/14 одписпо ипография, пр. Сапунова, 2 мерения параметра единица (да), ноль (нет) и не измерялся. Кодовое обозначе. ние вида 11 не используется.Элемент И 9 вырабатывает на своем выходе сигнал кода, по шинам 2 и 6 одновременно поступают сигналы нулевого состояния разряда, что соответствует совпадению кодов 01, 00 или появлению их комбинаций,...
Устройство для сложения двоичных чисел
Номер патента: 588543
Опубликовано: 15.01.1978
Авторы: Дорощенков, Качуровский, Чередниченко
МПК: G06F 7/385
Метки: двоичных, сложения, чисел
...нулевом состоянии, тактовые импульсы не проходят на их входы через элементы И 2, так как с дешифраторов нуля 4 на вторые входы элементов И 2 поступает запрещающий сигнал, одновременно поступающий на входные шины преобразователя кодов 5. При этом на всех выходных шинах преобразователя кодов 5 устанавливается сигнал О, т. е. на вход сумматора 6 во всех разрядах поступает О. После записи в вычитающие счетчики 3 суммируемых чисел дешифраторы нуля 4 этих счетчиков выдают разрешающие сигналы на элементы И 2, при этом тактовые импульсы генератора 1 подаются на входы вычитающих счетчиков 3. Одновременно с этих дешифраторов нуля 4 сигналы поступают на входные шины преобразователя кодов 5, преобразующего количество входных сигналов в двоичное...
Устройство для деления двоичных чисел
Номер патента: 589611
Опубликовано: 25.01.1978
МПК: G06F 7/39
Метки: двоичных, деления, чисел
...к входу второго младшего разряда регистра частного, выход блока выработки корректирующей единицы подключен к входу первого младшего разряда регистра частного.На чертеже приведено устрдля деления двоичных чисел бновления остатка.Устройство соде стр 1 частного, блок 2 выраб ектирующе. единицы, сумматор емента И 4, 5, блоки 6 и н коГов, два элемента ИЛИ 8 стр 10 делителя, блок 11 ан ков.589611 ЦНИИ Тираж Заказ 393/826 Подписное ЭюксуннафцР Перед началом вычисления делимое записывается в сумматор 3, делитель - в регистр 10, регистр 1 частного обнуляется.В первом цикле анализируется сочетание знаков сумматора 3 и регистра 10. Если эти знаки одинаковы - в сумматор передается дополнительный код делителя со сдвигом на один разряд влево...
Устройство для вычисления среднего значения последовательности чисел
Номер патента: 589617
Опубликовано: 25.01.1978
МПК: G06F 7/38
Метки: вычисления, значения, последовательности, среднего, чисел
...входных чисел на на капливающий сумматор 7.С целью максимального занесения входных чисел на сумматор 7 заданная . вероятность занесения кодов увеличивается путем сдвига кода в регистре 9 до Фиксации содержимого п "го разряда в и -ом, т.е. на (п-щ ) разрядов. При этом вероятность занесения входных чисел на накапливающий сУмматор 7 повышается до 0,5Р 6 1.5Выходная (осредненная) информация снимается с выходов накапливаю, щего сумматора 7 с учетом деления ее на 2 дРабота устройства состоит в следую-ф щем. Входная информация поступает иа К-разрядный регистр 3 в последоватеЛьном либо в параллельном коде.После занесения входного кода на регистр 3 по входу 1 на управляю- Зэ щий вход 2 поступает синхронизирующий импульс конца занесения...
Устройство для вычисления логарифмов чисел
Номер патента: 590733
Опубликовано: 30.01.1978
Авторы: Бойчев, Вълков, Корнейчук, Тарасенко
МПК: G06F 7/38
Метки: вычисления, логарифмов, чисел
..."- , т. е. делаем пробу для определения разряда с весом 2.Если х=е, то у=2.При х(е"- проба неудачна, значение разряда у с весом 2 равно логическому О, а в следующем такте сравниваем х с е После (1+т) проб мы определяем значения всех разрядов у.В начале вычисления в регистре числа 1 записан двоичный код х, а в накопителе 2 в последовательном порядке записаны коды чисел е 2 е 2 е 2 е 2 е 2 - т а в кольцевом регистре 5 записан код 1000О, так, чтобы единица возбуждала(+т - 1адресную шину кода е-. При поступлении сигнала Начало вычисления на вход 26 блока управления 8 в зависимости от того, какой сигнал поступает со схемы сравнения 4, а они могут быть Больше, Равно и Меньше, блок управления 8 выдает различные последовательности сигналов. Если...
Устройство для анализа вероятностных характеристик датчика случайных чисел
Номер патента: 590754
Опубликовано: 30.01.1978
Авторы: Захаров, Комаров, Одринский, Салимов
МПК: G06F 17/18, G06F 7/58
Метки: анализа, вероятностных, датчика, случайных, характеристик, чисел
...на конкретном примере. Пусть датчикслучайных чисел имеет три разряда. Тогдана его выходе всевозможные неповторяющиеся комбинации имеют вид:000, 001, 010, 011, 100, 101, 110, 111.Покажем как можно менять (задавать) число проверяемых комбинаций, Число проверяемых комбинаций определяется двоичным набором, записанным в регистр 6. Для понимания работы блока сравнения предположим,что двоичные наборы с выхода датчика поступают непосредственно на блок сравнения,Пусть число проверяемых комбинаций равно единице. Запишем двоичное представлениеэтого числа - 001 в регистр 6, Тогда на выходе преобразователя (исходя из логики соединения элементов преобразователя) высокийтолько при поступлении на сго вход набора 001.Пусть число и 1)овсряемых...
Генератор случайных чисел
Номер патента: 590790
Опубликовано: 30.01.1978
Автор: Коорт
МПК: G07C 15/00
Метки: генератор, случайных, чисел
...одинаково с нулевым средним значением, имеет гамма-распределегне полу- целого параметра. Последовательность случайных чисел приобретает свойство марковости благодаря тому, что возводимое в кваррат первым квадратором 4 нормальное случайное число образуется сложением в первом сумматоре 8 генерируемого в датчике 2 на каждом его такте нового независимого нормального числа, умноженного во втором умножителе 7 на положительное число, меньшее единицы, и сформированного на предыдущем такте нормального числа с выхода первого сумматора 8, хранимого во втором блоке 9 памяти, задерживаемого элементом 10 задержки на один такт и умножаемого в третьем умножителе 11 на положительное число, меньшее единицы. Положительные числа, меньшие единицы, поступают...
Цифровое устройство для логарифмирования двоичных чисел
Номер патента: 593212
Опубликовано: 15.02.1978
МПК: G06F 7/38
Метки: двоичных, логарифмирования, цифровое, чисел
...Этот блок осуществляет табличное преобразование значения мантиссы 1 од,х"/х в 25соответствующее значение10 я, (1+ 2 х"/х),где д - такое целое число, что 2 -(2 г х"/х(2 - ф". 30 Число /г при этом удовлетворяет условию 2 Й)а=1, где )г - число двоичных разрядов аргумента.Значение знакового разряда сумматора 8 з 5 при сложении мантисс ( - 1 одх) и 1 одх" запоминается на триггере 10 знака промежуточного результата.Блок 12 управления сдвигателем представляет собой комбинационную схему, подсчи тывающую число нулевых разрядов слева до первого единичного разряда в регистре 2 младших разрядов аргумента и суммирующее это число со значением триггера 10 знака промежуточного результата, что дает зна чение требуемого числа сдвигов д в...