Цифровое устройство для логарифмирования двоичных чисел

О П И С А Н И Е Р 1 593212ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советскйк Сбциалистическик Республик(22) Заявлено 20.05.76 (21) 2362458/18-2 1) М. Кл.в 6 06 Г /38 с присоединением заявкиГосударственный комитет Совета Министров СССР(43) Опубликовано 15.02.78. Бюллетень(45) Дата опубликования описания 15,02 53) УДК 681,325(088 о делам изобретении открытийАвторызобретени тапов и А. Н. ф 1) аявитель Омский пОлитехнический институ РОВОЕ УСТРОЙСТВО ДЛЯ ЛОГАРИФМ ДВОИЧНЫХ ЧИСЕЛ(54 АН области вычисли быть использовано ато а значений ло логарифма от норх (1/2(х(1) проустройстве на осВычисление двоичного 25 мализованного аргумента изводится в предлагаемо основе соотношений/х = 1 о. Изобретение относится ктельной техники и можетв качестве цифрового генер ргарифмической функции,Известно устройство 1, позволяющее вычислять логарифмы по алгоритмам цифра зацифрой. Оно содержит блок постоянной памяти, сумматоры, регистры, блоки управления. Недостатком такого устройства являетсянизкое быстродействие.Наиболее близким по технической сущностии достигаемому результату к изобретению является устройство 2, содержащее блок управления, регистры старших и младших разрядов аргумента, выходами соединенные соответственно с первым и вторым блокамипостоянной памяти, выходы которых соединены с первыми входами сумматора и коммутатора соответственно, второй вход сумматорасоединен с выходом коммутатора, а выход -со входом выходного регистра,Однако такое устройство при достаточновысоком быстродействии имеет большие объемы блоков постоянной памяти,Целью изобретения является уменьшениесуммарной информационной емкости блоковпостоянной памяти, т, е. уменьшение оборудования.Поставленная цель достигаетпредлагаемое устройство допол дены третий блок постоянной памяти, сдвпгатель, блок управления сдвигателем, триггер, который своим входом подсоединен к выходу знакового разряда сумматора, выход 5 сумматора соединен со входом третьего блока постоянной памяти, выход которого соединен через сдвпгатель со вторым входом коммутатора, управляющий вход сдвпгателя соединен с выходом блока управления сдвига телем, первый и второй входы которого соединены соответственно с выходом триггера и выходом регистра младших разрядов аргумента, при этом блок управления подсоединен к управляющего входу коммутатора.15 На чертеже представлена блок-схема устройства.Устройство содержит регистры старших 1 нмладших 2 разрядов аргумента, блоки постоянной памяти 3 - 5, блок управления 6, ком мутатор 7, сумматор 8, выходной регистр 9,триггер 10, сдвпгатель 11, блок 12 управлсния сдвигателем.где х - число, образованное старшими разрядами аргумента.х" - число, образованное младшими разрядами аргумента.Устройство работает следующим образом. 5На первом этапе работы устройства хранящиеся на регистрах старших 1 и младших 2разрядов аргумента значение х и х" передаются соответственно на входы блоков 3 и4 постоянной памяти, где хранятся таблицы 10логарифмов старших и младших разрядов аргумента, а с их выходов снимаются значениямантисс ( - 1 орх) и 1 од,х" соответственно.Эти значения поступают на входы сумматора 8, причем содержимое на выходе блока 15//постоянной памяти 4, равное мантиссе 1 од,х,проходит через управляемый коммутатор 7,подключающий в этом такте ко входу сумматора 3 выход блока 4, На выходе сумматора 8 формируется, согласно формуле, зпачение 1 одх"/х, мантисса которого передаетсяна вход блока постоянной памяти 5, где хранится таблица промежуточных преобразований. Этот блок осуществляет табличное преобразование значения мантиссы 1 од,х"/х в 25соответствующее значение10 я, (1+ 2 х"/х),где д - такое целое число, что 2 -(2 г х"/х(2 - ф". 30 Число /г при этом удовлетворяет условию 2 Й)а=1, где )г - число двоичных разрядов аргумента.Значение знакового разряда сумматора 8 з 5 при сложении мантисс ( - 1 одх) и 1 одх" запоминается на триггере 10 знака промежуточного результата.Блок 12 управления сдвигателем представляет собой комбинационную схему, подсчи тывающую число нулевых разрядов слева до первого единичного разряда в регистре 2 младших разрядов аргумента и суммирующее это число со значением триггера 10 знака промежуточного результата, что дает зна чение требуемого числа сдвигов д в сдвигателе 11 для получения на его выходе значения 1 о(1+х"/х) из поступающего на вход этого сдвигателя значения 1 од,(1+2 х"/х). Последнее справедливо ввиду выполнения условия 50 для К так как в этом случае с точностью до 2 - +0 выполняется приближенное равенство1 ос,(1 + х"/х) = 2 - г 1 од,(1 + 2 гх"/х),Образованное на выходе сдвигателя 11 чис ло 1 од(1+х"/х) через управляемый коммутатор 7, подключающий на втором этапе работы устройства ко входу сумматора 8 выходы сдвигателя 11, подается на сумматор, где происходит сложение значения 1 од,(1+х"/х) 60 и поступающего на другие входы сумматора значения 1 одх с выхода блока 3, где хранится таблица логарифмов старших разрядов аргумента. В результате сложения на сумматоре образуется по исходной формуле искомое 65 значение мантиссы 1 ох, которое передается на выходной регистр 9.Таким образом предлагаемое устройство преобразует нормализованное значение аргумента х в значение мантиссы 1 од,х, Значение характеристики этого логарифма равно при этом - 1.Путем несущественных структурных изменений описываемое устройство может быть преобразовано в цифровое устройство для вычисления логарифмов от чисел, представленных в виде с плавающей запятой. Для этого достаточно ввести в состав описанного устройства сумматор порядка, на котором из порядка аргумента вычиталась бы единица, Результат данной операции будет представлять собой характеристику искомого логарифма. Расчеты, проведенные для определения суммарной информационной емкости блоков постоянной памяти, используемых в устройстве, дают следующую величину.Я = (и + 1) 2 - +5 (и - й) + 14 2" - фгдей=- "1+1 при п)312А = - "+ + 1 при гг(31,2Сравнивая предложенное устройство с про. тотипом, например для значения гг=24, видно, что если для прототипа требуется информационный объем равный 15 2" бит, то для рассмотренного устройства лишь 119 2" бит, т. е. получается выигрыш более чем в 250 раз.Формула изобретенияЦифровое устройство для логарифмирования двоичных чисел, содержащее блок управления, регистры старших и младших разрядов аргумента, выходами соединенные соответственно с первым и вторым блоками постоянной памяти, выходы которых соединены с первыми входами сумматора и коммутатора соответственно, второй вход сумматора соединен с выходом коммутатора, а выход - со входом выходного регистра, о тл и ч а ю щ е е с я тем, что, с целью уменьшения оборудования, в него введены третий блок постоянной памяти, сдвигатель, блок управления сдвигателем, триггер, вход которого подсоединен к выходу знакового разряда сумматора, выход сумматора соединен со входом третьего блока постоянной памяти, выход которого соединен через сдвигатель со вторым входом коммутатора, управляющий вход сдвигателя соединен с выходом блока управления сдвигателем, первый и второй входы которого соединены соответственно с выходом триггера и выходом регистра младших разрядов аргумента, при этом блок управления подсоединен к управляющему входу коммутатора.593212 Источники информации,принятые во внимание при экспертизеСоставитель И. Грибков Техред И. Михайлова Корректор Е. Хмелева Редактор Н. Каменская Заказ 3333/14 Изд, М 232 Тираж 818 Подписное НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д, 4/5Типография, пр. Сапунова, 2 1. Байков В, Д., Смолов В. Б. Аппаратур. Авторское свидетельство СССР Мо 342193,ная реализация элементарных функций в кл. Ст 066 7/26, 1972.ЦВМ, из-во ЛГУ, Л., 1975.