Патенты с меткой «чисел»

Номер патента: 1193667

Опубликовано: 23.11.1985

Авторы: Лопато, Шостак

МПК: G06F 7/52

Метки: разрядных, умножения, чисел

...- повышениебыстродействия устройства,На чертеже изображена структурная схема предлагаемого устройствадля умноженияЬ-разряднык чисел( для случая ь= 4).Устройство содержит регистр 1множимого, регистр 2 множителя,накапливающий сумматор 3 (выполненныйв виде сумматора с запоминаниемпереносов ), комбинационный сумматор4, группу элементов ИЛИ 5, матрицуэлементов И 6, группу элементов И 7группу элементов 8 задержки, .элементИЛИ 9, вход 10 начала операции,выход 11 конца операции,Устройство работает следующимобразом.Пусть требуется умножить и-разрядное множимое Х на и-разрядныймножитель 7 = 747 5 УУ= 1010. В исходном состояний в регистре 1 множимого хранится двоичный код числаХ без знака, в регистре 2 множителя - двоичный код числа У без...

Номер патента: 1196837

Опубликовано: 07.12.1985

Авторы: Ключко, Ткаченко

МПК: G06F 1/02

Метки: генератор, начальными, обобщенных, последовательности, произвольными, условиями, фибоначчи, чисел

...ошибок.На чертеже представлена функциональная схема генератора последовательности обобщенных чисел Фибоначчи с произвольными начальными условиями.Генератор содержит регистры 1 -1 р 1, элемент ИЛИ 2, сумматор 3,30 35 40 45 55 блок 4 синхронизации, элемент И 5, вход 6 начальных условий, выход 7.Генератор работает следующим образом.В исходном состоянии в регистрах 1, -1содержатся нулевые коды. В нулевом такте на информационный вход 6 генератора подается код И, начального условия, который через элемент ИЛИ 2 поступает на информационньщ В режиме моделирования последовательности р-чисел Фибоначчи по сиг налу, поступающему с первого выхода блока синхронизации 4 на синхронизирующие входы регистров, производится запись кода И, в...

Номер патента: 1196847

Опубликовано: 07.12.1985

Автор: Попов

МПК: G06F 7/02

Метки: двоично-десятичном, двух, единицу, коде, отличающихся, разности, чисел

...и инверсного кодов соответственно первого и второго чисел устройства, входы третьего элемента И анализа десятков соединены с входами прямого и инверсного кодов шестых разрядов соответственно второго и первого чисел устройства и входами прямого и инверсного кодов седьмых разрядов соответственнопервого и второго чисел устройства,входы четвертого элемента И анализадесятков соединены с входами прямогокода шестых и седьмых разрядов чиселустройства, входы пятого элемента Ианализа десятков соединены с входамипрямого и инверсного кодов шестыхразрядов соответственно второго ипервого чисел устройства, входамипрямого и инверсного кодов седьмыхразрядов соответственно второго ипервого чисел устройства и входамипрямого кода восьмых разрядов...

Номер патента: 1196854

Опубликовано: 07.12.1985

Авторы: Ваврук, Елагин, Тимофеенко, Филимонов

МПК: G06F 7/544, G06F 7/552

Метки: вычисления, квадратного, квадратов, корня, суммы, чисел

...значение /х/, Е1х ( х то с 20 ия заключаетсяфункции кт в два этапа. происх х+ х этап в ислени матс 0/х /.ия35 о, ошибка вычисл ошибка вычислен Как извесх- (37 т,а - Г( 67., Устройств обтает следую разом.на перПо начальному пуску (цепи начальной установки на фиг. 1, не приведены) вырабатывается тактовый импульс Т 1 (фиг.2), по переднему фронту которого осуществляется запись операн- вычита дов в регистры 1-3. Блок 5 построен так, что на первых выходах получаем . суммат большее число, на вторых - среднее, на третьих - меньшее. Для описания дальнейшей работы примем, что/х / 7, /х/ 7 /хЗ/, т.е. на первом выходе блока 5 - х, на третьем -ЗвНа втором выходе распределителя 4 импульсов - уровень логического ус нуля, что свидетельствует о том,...

Номер патента: 1196862

Опубликовано: 07.12.1985

Автор: Сергеев

МПК: G06F 7/58

Метки: генератор, псевдослучайных«, случайных, чисел

...работает следующим образом.При работе в псевдослучайном режиме на вход 11 подается Лог,О а на вход 12 - "Лог.1". На всех выходах мультиплексора 2 присутствуетпоследовательность тактовых импуль сов, формируемая генератором 7 тактовых импульсов, Последовательностьтактовых импульсов, поступая на 35синхровходы всех регистров 3, 3З сдвига, обуславливает синхронность работы всех генераторовМ-последовательностей на .регистрахсдвига 3, 32, , 3 с сумматорами Ю 4, ф 4 4, по модулю два в цепях обратных связей. На входы многовходовых сумматоров 55,. 5 кпо модулю два поступают синхронныепсевдослучайные последовательности 45с разных выходов регистров 3, З3, сдвига, следовательно навыходах многовходовых сумматоров 51,,5,., 5 к по модулю два...

Номер патента: 1196928

Опубликовано: 07.12.1985

Авторы: Богданов, Гуляев

МПК: G06F 7/04

Метки: допусками, сравнения, чисел

...разряда нижнего допуска, вход 18 знакового разряда верхнего допуска, входы 19 - 21 модулей анализируемого числа, нижнего и верхнего допусков соответственно, вход 22 начальной установки, вход 23 анализа результата, выходы 24 - 26 устройства и триггер 27 знакового разряда числа, конструктивно входящий в счетчик 2.Устройство работает следующим образом.На вход 22 поступает сигнал, устанавливающий триггеры 9 и 10 в нулевое состояние. Затем на входы 16 - 21 устройства подаются двоичные коды анализируемого числа, нижнего и верхнего допусков.Все числа, поступающие в устройство с входов 16 - 21, представляются в счетчиках ,2 - 4 следующим образом.Знаковые разряды анализируемого числа, нижнего и верхнего допусков записываются соответственно...

Номер патента: 1198508

Опубликовано: 15.12.1985

Автор: Ларченко

МПК: G06F 7/04

Метки: допусками, сравнения, чисел

...6.3,.,6.0-1, На выходах схем сравнения 3.1, ЗА+1 3. М Формируются низкие потенциалы, которые поступают на первые входы элементов И 5 А , 5 Я +1,5 Ксоответственно, что приводит к Формированию на выходах бЯ+1, 6.6+2ф30 ,6.М низких потенциалов. Низкий потенциал на выходе схем сравнения 3. м обеспечивает низкий потенциал на выходе б,й+1. На выходе 5 А Формируется высокий потенциал, поскольку на первый и второй входы элемента И 5.ьпоступают высокие потенциалы соответственно с выхода схем сравнения ЗАи с выхода элемента НЕ 4.1, на вход которого поступает низкий потенциал со схемы сравнения 3,0 . Таким образом, устройство Формирует сигналыЧ Ча=- Че-=о Чг Чем =Че.2 "=9 1 О 4Если , с 5, или, что равносильно, х " Д то на выходах всех схем 3...

Номер патента: 1198509

Опубликовано: 15.12.1985

Автор: Грешнов

МПК: G06F 7/06

Метки: ранжирования, чисел

...регистров 2, (Б) схем 3 срав" нения, блок 4 подсчета номера ранга, дополнительный ш-разрядный регистр сдвига входного числа 5, дешифратор 6 управления сдвигом, вырабатывающий сигналы логической единицы на (В+1)-м выходе, где В - ранг поступившего элемента выборки, (Б) элементов ИЛИ 7, 11 элементов 8 И управления сдвигом, дополнительные И последовательно соединенные ш-разряд" ные регистры 9 сдвига, Б элементов 10 И управления записью и дешифратор 11 управления записью, вырабатывающий сигнал логической единицы на (В+1)-и выходе.Устройство работает следующим образом.В начале работы устройства перед поступлением значения первого числового элемента выборки все регистры 2 сдвига должны быть обнулены Перед поступление очередного числа...

Номер патента: 1198511

Опубликовано: 15.12.1985

Авторы: Домбровский, Дуда

МПК: G06F 7/50

Метки: двоичных, суммирования, чисел

...единичный сигнал будет на выходе элемента И 3;во всех разрядах счетчика 2 еди ницы, а поступающее число положительное, т.е. накопленная сумма равна1,111, ххх, а поступающее число равно О,ООО, хх..х, и при 5 0 20 25 жительное, то оно складывается в сумматорес младшими разрядами накопленной суммы. Если при сложении возникает единица переноса на выходе 17 переноса сумматора 1, то через элемент 1 О задержки сигнал об этом поступает на суммирующий вход счетчика 2 и к (и+)-му разряд накопленной суммы будет прибавлена единица.Если очередное поступившее на входы 11 и 12 устройства число отрицательное, то на знаковом входе 12 устройства будет "1", которая через элемент ЗАПРЕТ 9 (сигнал переноса на выходе 17 переноса сумматора 1 еще не успевает...

Номер патента: 1198514

Опубликовано: 15.12.1985

Авторы: Кожемяко, Красиленко, Мартынюк, Натрошвили, Тимченко

МПК: G06F 7/52

Метки: десятичных, умножения, чисел

...соединен с первыми фотоприемниками узлов 1.-го столбца кодирующей матрицы, 1-й оптический канал второго входа информационной матрицы суммирования оптически соединен с вторым и третьим фотоприемниками узлов 1-й строки кодирующейматрицы, первые выводы первых фотоприемников в узлах кодирующей матрицы соединены с шиной питания, а вторые выводы соединены через вторыефотоприемники в узлах кодирующей матрицы с базами соответствующих транзисторов регенеративных оптронов оптоэлектронного модуля результата сложения, вход разрешения сложения матрицы суммирования соединен с управляющим входом управляющего ключа,10 Изобретение относится к,вычислительной технике и может быть использовано в оптоэлектронных устройствах.выполняющих операции над...

Номер патента: 1198518

Опубликовано: 15.12.1985

Авторы: Анишин, Щеренков

МПК: G06F 7/58

Метки: генератор, двоичных, случайных, чисел

...элементИ 14, элемент И 15 с инверснымивходами и элемент ИЛИ 16 с инверснымвыходом.Генератор работает следующимобразом.Пуассоновский поток импульсов интенсивностью 2 Л с выхода генератора 1 через открытый в отсутствиеимпульсов опроса элемент ЗАПРЕТ 2поступает на вход равновероятностного двухполюсника 3; На выходахдвухполюсника 3 образуются два независимле пуассоновские потока с интенсивностью 1. Первый поток интенсивностью А поступает на суммирующийвход реверсивного счетчика 5, второй.поток той же интенсивностина вычитающий вход реверсивногосчетчика 5 и вход делителя 4 частотыНа выходе делителя 4 образуется поток Эрланга К го порядка с параметром й, где (1 с +1) - коэффициентделения делителя 4 частоты,Дпя облегчения анализа...

Номер патента: 1198538

Опубликовано: 15.12.1985

Авторы: Кораблин, Крылов, Соколов

МПК: G06G 7/52

Метки: гистограммы, случайных, формирования, чисел

...которых являются предметом анализа. Началу измерения соответствует время подключения генера"тора тактовых импульсов,При поступлении на вход 15 первого сигнала осуществляется перезапись 40содержимого счетчика 8 в приемныйрегистр 1 и обнуление счетчика 8,В приемном регистре записывается кодинтервала времени от начала эксперимента до поступления первого сигнала, 45Пусть этот код принадлежит интервалу 10 8 Дтогда вследствие выполнения условия (хс а,) с первоговыхода первой схемы сравнения разрешающий потенциал подается на вход 50первого элемента И 4, Входной сигнал,задержанный элементом 11 задержки,поступает на вход счетчика 7 и навход первого считчика 6, Этот жесигнал, поданный на инверсный вход 55элемента 9, запрещает...

Номер патента: 1200281

Опубликовано: 23.12.1985

Авторы: Айдемиров, Исмаилов, Омаров

МПК: G06F 7/50

Метки: суммирования, чисел

...же преобразователе 3, 25 Цифра суммы поступает на выход 9 устройства. После поступления М разрядных срезов на входы 8 устройство продолжает работать еще несколько тактовпока не будет проинформирована вся,заполненная в элементах задержки ин-,формация. В зто время на входы 8 поступают нулевые коды. Составитель А. Степано Техред М.Пароцай, Редактор В.Петра Тираж 709ИИПИ Государственнопо делам изобретенМосква, Ж, Рауш аказ 78 Ь Подписио комитета СССРй и открытийкая наб., д. 4/5 113035"Патент", г. Ужгород, ул. Проектная, 4 ал Изобретение относится к вычислительной технике и может быть использовано при обработке массивов чисел.Цель изобретения - сокращениеаппаратурных затрат и повышение однородности устройства.На чертеже представлена...

Номер патента: 1200282

Опубликовано: 23.12.1985

Авторы: Глухова, Мороз, Пешков

МПК: G06F 7/52

Метки: двоичных, десятичных, матричное, умножения, чисел

...11 формируется сигнал, обеспечивающий прием результата псевдодвоичного умножения десятичных сомножителей в регистр 4 исброс регистра 3 в ноль по входу 7.Одновременно с этим появляетсяпотенциальный сигнал на входе 12.Данный сигнал поступает на управляющий вход 13 матрицы 1. По егопереднему фронту межтетрадные переносы, формируемые при псевдодвоичном умножении в каждой линейке10 сумматора модулей 16 матрицы,запоминаются в предыдущей линейке,Каждая строка модулей 16 умножения управляется соответствующейтетрадой множителя, В состав каж 15 дого модуля 16 входят четыре линейки сумматоров, осуществляющих прибавление к ранее накопленной суммечастичных произведений необходимогократного, если соответствующий биттетрады множителя равен...

Номер патента: 1200285

Опубликовано: 23.12.1985

Авторы: Багаев, Беляев, Орлов, Орлова, Попов

МПК: G06F 7/58

Метки: датчик, случайных, чисел

...вероятностей в блоке 6 памяти, необходимое для реализации указанного алгоритма, позволяет эффективно использовать. весь объем памя ти, так как в нем отсутствуют пропуски между отдельными частями ин 1 О формации (в общем случае различнойвеличины)относящимися к различнымзаконам распределения, что повышает эффективность работы датчикаслучайных .чисел в целом,15 Расширение эксплуатационных возможностей датчика случайных чисела именно возможность формированияслучайных величин, представляемыхнабором параметров, достигается20 тем, что для формирования кодов необходимых.исполнительных адресовблока 6 памяти, по которым хранят-ся заранее занесенные туда параметрры случайных величин, применяется25 специальное расположение в блоке 6памяти...

Номер патента: 1201827

Опубликовано: 30.12.1985

Авторы: Баранов, Смичкус

МПК: G06F 1/02

Метки: генератор, двоичных, чисел

...действуют нулевые сигналы, а на их управляющие входы поступает единичный сигнал инверсного выхода триггера 14.Запуск генератора двоичных чисел осуществляют подачей сигнала логической единицы на запускающий вход 27 устройства, который соединен с управляющим входом генератора 17 одиночных импульсов. Из последовательности импульсов п-го разряда распределителя 2 импульсов генератор 17 одиночных импульсов выделяет одиночный импульс, который устанавливает триггер 14 в единичное состояние. Единичный сигнал прямого выхода триггера 14 открывает элемент И 19, через который на вход сумматора 5 начинает поступать последовательность импульсов первого разряда распределителя 2 импульсов. Регистр 3 сдвига, содержащий п разрядов, совместно с сумматором 5...

Номер патента: 1201833

Опубликовано: 30.12.1985

Авторы: Вавчук, Заячкивская, Лабяк, Равский

МПК: G06F 7/08

Метки: сортировки, чисел

...содержит входной элемент И 1, счетчики 2,2, выходной счетчик 3, группу элементов И 4,4, группу многовходовых элементов И 5,5, группу элементов 6, ,6 И, группу триггеров 7,7, вторые элементы 8 и 9 задержки, узел 1 О приоритета, элементы ИЛИ 11 и 12, элемент НЕ 13, вход 14 тактовых импульсов, выход 15 устройства.Устройство работает следующим обраВ начальном положении (спиалы на чальной установки на чертеже не приведены) триггеры 7 устанавливаются в нулевое состояние, разрешая прохождение тактовых импульсов с входа 14. На выходах выходного счетчика 3, элементов И 5, узла 1 О приоритета, элемента ИЛИ 12 - низкий потенциал, на выходе элемента ИЛИ 11, элемента НЕ 13 - состояние логической единицы, тем самым разрешено прохождение импульсов...

Номер патента: 1201855

Опубликовано: 30.12.1985

Авторы: Бутов, Морозевич

МПК: G06F 7/02

Метки: двоичных, сравнения, чисел

...входа 8 заносятся исходные числа,подлежащие сравнению, а в регистр 1 О - код 111 (во все разряды - единица), При поиске максимального числа на вход 7 задания режима устройства подается уровень логического нуля, а при поиске минимального числа - уровень логической единицы.Устройство находит экстремальное 1,максимальное или минимальное) число за в тактов, где П- число разрядов каждого из регистров 1. В течение очередного -го такта, гдеф ,2в, анапизируется напичие хотя бы одной единицы в одноименных (ш+1)-х разрядах сравниваемых чисел, и, если в этих разрядах содержится хотя бы одна единица, то на выходе первого элемента ИЛИ 3 появляется уровень логичской единицы (в -м такте работы в старших щ-х разрядах регистровциклического сдвига...

Номер патента: 1203507

Опубликовано: 07.01.1986

Автор: Козлов

МПК: G06F 7/04

Метки: двоичных, разрядных, сравнения, чисел

...входят элементы И 5-8 и элементы ИЛИ 9 и 10.Блок анализа содержит также триггеры 11 и 12, элемент ИЛИ 13 разрешения выдачи, элемент ИЛИ 14 исключения числа, элемент И 15 фиксации нуля, выходной элемент И 16 ч элемент И 17 режима, информационные выходы 18 -18, адресный выход 19,25 информационные входы 20 -20 и 21 -21, передачи информации первой и второй групп соответственно, информационные выходы 22,-22, и 23 -23, передачи информации первой и второй групп ЗО соответственно. Устройство содержит фтакже тактовые входы 24-24 вход 25 выбора режима, вход 26 управления циклами35 сравнения и вход 27 начальной установки. с первым входом элемента И режимаданного блока анализа, выход элемента И режима соединен с входом установки второго триггера...

Номер патента: 1203508

Опубликовано: 07.01.1986

Авторы: Боброва, Маринкин, Муттер, Шамрай

МПК: G06F 7/06

Метки: сортировки, чисел

...15 30 35 40 45 политрона, в двух взаимно перпендикулярных плоскостях. Перемещение осуществляется за счет действия электрического поля, создаваемого набором десяти пар функциональных пластин ФП и пары горизонтально- отклоняющих пластин Х,Выходной сигнал снимается с двух коллекторов К и К. Величина его зависит от степени перекрытия коллекторов электрическим пучком, т.е. определяется видом функционального преобразования М х), выставленного на функциональных пластинах ФП.Как правило, для усиления выходного сигнала, сигналы с обоих коллекторов суммируются. В силу непрерывности электрического поля политрона сигнал на вы - ходе политрона - также непрерывный. Точность воспроизведения функции ц(Х) определяется числом точек ее аппроксимации. При...

Номер патента: 1203509

Опубликовано: 07.01.1986

Автор: Попов

МПК: G06F 7/06

Метки: упорядочивания, чисел

...порядок размещения единичных сигналов,если объединить одноименные выходыдешифраторов, соответствует убыванию значений чисел и по существуномер выхода дешифратора отражаетзначение числа на его входеПосредством элементов ИЛИ 4 производится объединение одноименныхвыходов дешифраторов. В соответствии с табл.1 позиционный код навыходах элементов ИЛИ 4 имеет вид;,11011. В соответствии с этим кодомв выходных регистрах 10 необходимо разместить числа в следующемпорядке убывания значений; 1,=1,5=2; В=4, В=5. Это обеспечивается соответствующими шифраторами 9,на входы которых необходимо податьследующие позиционные коды: 10000 -на входы шифратора 9, 01000 - навходы шифратора 9, 00010 - на входы шифратора 9 00001 - на входышифратора 9,Преобразование...

Номер патента: 1203514

Опубликовано: 07.01.1986

Авторы: Рыжов, Семотюк, Троц

МПК: G06F 7/52

Метки: двоичных, деления, чисел

...управления; на фиг. 3 - временная диаграмма работы генератора тактовых импульсов,Устройство для деления (фиг,1) содержит регистр 1 делимого, регистр 2 делителя, первый счетчик 3, сумматор 4, вспомогательный регистр 5, регистр б коррекции, группу 7 элементов И, преобразователь 8 унитарного кода в двоичный, генератор 9 тактовых импульсов, блек 10 управления, второй счетчик 11, дешифратор 12.Блок 10 управления (фиг.2) содержит пять триггеров 13 - 17, три четвертого элемента И и прямым выходом третьего триггера, вход установ. ки которого соединен с выходом первого элемента ИЛИ, второй вход которого соединен с вторыми входами четвертого и шестого элементов И, первым входом пятого элемента И и выходом восьмого элемента И, второй вход...

Номер патента: 1203519

Опубликовано: 07.01.1986

Авторы: Горин, Федоровская, Шанин

МПК: G06F 7/556

Метки: вычисления, логарифмов, чисел

...входы младших разрядов адреса которого подключены к выходам коммутатора, четвертый выход И -го дешифратора подключен к третьему входу ч)-го дешифратора ъ=2), четвертый выход первогофратора подключен к первому входу первого элемента ИЛИ, второй вход которого подключен к выходу второго элемента ИЛИ, выходы первого и с третьего по (К+1)-Й элементов ИЛИ подключены к управляющим входам коммутатора.3 12 О значения из блока 7 после формирования адресной части производится по сигналу, поступающему на управляющий вход блока 7 памяти от элемента 8 задержки, который осуществляет задержку на время, равное задержке в комбинационной части устройства, формирующей содержимое обеих частей адресного входа блока 7.При наличии хотя бы одной единицы в...

Номер патента: 1205138

Опубликовано: 15.01.1986

Автор: Бантюков

МПК: G06F 7/04

Метки: сравнения, чисел

...и инверсным 5 - входом второго Ю - триггера, Э - входы первого и второго 2 - триггеров подключены к шине нулевого потенциалаустройства, входы синхронизации Э -триггеров подключены к входу начальной установки устройства.1205138 Составитель В.ГороховТехред А.Ач Корректор Г.Решетник Редактор Е,Копча Заказ 8536/51 Тираж 709 Подписное . ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д.4/5Филиал ППП "Патент", г, Ужгород, ул.Проектная,4 Изобретение относится к автоматике и вычислительной технике иможет быть использовано в узлахавтоматики и системе управления,Цель изобретения - упрощениеустройства.На чертеже изображена схема устройства,Устройство содержит элементы НЕ 1 и 2, элементы И-НЕ 3...

Номер патента: 1205147

Опубликовано: 15.01.1986

Авторы: Телешинин, Фарбер, Федоров

МПК: G06F 7/60

Метки: округления, чисел

...предназначено для округления многоразрядных чисел до малоразрядных и может быть использовано в специализированных цифровых вычислительных машинах для решения задачкорреляционного анализа случайных процессов (вычисление математического ожидания, дисперсии и других характеристик), а также в стохастических вычислительных машинах.Цель изобретения - повьппение точности путем обеспечения тождественного равенства нулю математического 15 ожидания ошибок округления.На фиг. 1 изображена схема устройства для округления чисел; на фиг,2- ,временная диаграмма импульсов на тактовых входах устройства для округ ления чисел.Устройство для округления чисел содержит счетчик 1, регистр 2 отбрасываемой части, элемент ИЛИ 3, схему 4 сравнения, группу 5...

Номер патента: 1206779

Опубликовано: 23.01.1986

Авторы: Колесников, Хлевной

МПК: G06F 7/58

Метки: генератор, равномерно, распределенных, случайных, чисел

...1 приведена блок-схемагенератора на фиг. 2 - диаграмма,поясняющая работу генератора,Генератор содержит источник 1 10шума, генератор 2 импульсов, блок 3памяти, генератор 4 линейно изменяющегося напряжения, схему 5 сравнения, элемент И-НЕ 6, регистр 7 сдвига, сумматор 8 по модулю два. 5Генератор работает следующим образом.Пусть генерируется последовательность импульсов, длительности которых равномерно распределены в интервале О-Т, где Т - период следованиятактовых импульсов.Если теперь заполнить эти импульсы более высокочастотными импульсами, то их число в пакете также будет 25равномерно распределено в некотороминтервале. Если максимальное числоимпульсов в пакете равно числу элементов М-последовательности, то и ге.нерируемые случайные...

Номер патента: 1210183

Опубликовано: 07.02.1986

Авторы: Антоненко, Краштан, Лапцевич, Яковлева

МПК: H02K 17/14

Метки: обмотка, отношением, полюсов, полюсопереключаемая, чисел

...2 С, третьей фазы - к выводу 2 С.Свободный конец части первой 35фазы, содержащей группу с номером1, подсоединен к выводу ЯС 1/4 С, ас номером 4 - к выводу 8 С/4 СЗСвободный конец части второй Аазы, содержащей группу с номером 8,подсоединен к. выводу ЯС/4 С, а сномером 5 - к Выводу ЯС/4 Сэ.Свободный конец части третьейфазы, содержащей группу с номером12, подсоединен к выводу 8 Сэ./4 С,а с номером 9 - к выводу 8 С/4 С .При подсоединенных к одному линейному проводу сети выводах ЯС/4 Си ЯС/4 Сэ, к другому линейному проводу - выводах 8 С/4 Сз и ЯС /4 С, 50к третьему линейному проводу - выводах 8 Сз/4 С и ЯСАМ/4 С, соединенныхв нулевую точку выводах 4 С ., 4 Си4 С и свободных выводах 2 С, 2 С и2 С части обмотки включены по схеме двойная звезда...

Номер патента: 1211717

Опубликовано: 15.02.1986

Авторы: Буткин, Маханек, Ярусов

МПК: G06F 7/02

Метки: среднего, чисел

...соединен с вторым вхоИзобретение относится к автоматике и вычислительной технике и мо-жет быть использовано при созданиицифровых систем переработки инйормации, 5Целью изобретения является упрощение устройства и повьппение егобыстродействия.На чертеже представлена схемаустройства. 10Устройство содержит п. и( узлованализа 1,мажоритарных элементов 2, входы 3 разрядов чисел, выходы 4 устройства, каждый (,1)-ыйузел анализа содержит элемент 5 запрета, элемент ИЛИ 6, каждый (1 -йузел анализа включает элемент йЖ7,8,9, элементы И 10,11, элемент 12запрета, каждый (1, )-й узел анализа включает элемент ИЛИ 13, элемент И 14.В основу работы устройства длявыделения многоразрядного среднегокода (кода медианы) из набора в-разрядных чисел положен...

Номер патента: 1211718

Опубликовано: 15.02.1986

Автор: Попов

МПК: G06F 7/06

Метки: сортировки, чисел

...состояние устройствахарактеризуется тем, что в .регист"ры 1 по входам 14 принимается массив исходных чисел, а в сумматор 9 код адреса памяти, начиная с которого необходимо разместить отсортированный массив чисел.Исходные числа преобразуютсяде.;чйраторами 2, выходные сигналыс одноименных выходов которых объединяются соответствующими элементами ИЛИ 3.Пусть массив чисел имеет следующий вид: а, =4, ц =5, а=3, а =4,При этих чсходных данных работадешиФраторов 2 и элементов ИЛИ 3поясняется таблицей 1. Из таблицы видно, что номер выходов дешийраторов, а следовательно и номер элемента ИЛИ 3 однозначно соответствуют значению числа, а выходные единичные сигналы элементов ИЛИ 3 размещены в порядке возраста ния значения чисел. Кроме того,...

Номер патента: 1211719

Опубликовано: 15.02.1986

Авторы: Маханек, Новик, Ярусов

МПК: G06F 7/06

Метки: выбора, наименьшего, чисел

...регистров 1, и дешиАраторов2, элементы НЕ 3, группу из-входовых элементов ИЛИ-НЕ 4 и шиФратор5, выполненный на элементах ИЛИ, вы-.ходы наименьшего числа устройства 6.Устройство работает следующимобразом.Двоичные числа,из которых устройство выбирает меньшее, содержатся в,де -разрядных регистрах 11Двоичный код операнда с-горегистра передается по Ь выходамна-й дешиФратор (справа находится выход, передающий содержимоемладшего разряда). В соответствиис поступившим кодом на одном из инверсных выходов дешифратора 2 устанавливается "О". Чем меньше код,тем возбужденный выход дешиФратора2 правее по схеме. На-й шине, ккоторой подключены-е выходи дешиФраторов 2, реализуется операцияИ по принципу монтажной логики,На-й шине логическая "1"...