Патенты с меткой «чисел»

Номер патента: 1817091

Опубликовано: 23.05.1993

Авторы: Баран, Шостак

МПК: G06F 7/52

Метки: умножения, чисел

...23 десятичного сумматора 21, На выход 25 регистра50 22 поступает старшая десятичная цифра, навыход 26 - младшая. Регистр 22 может бытьпостроен на двухтактных синхронных ОЧтриггерах с асинхронными входами установки в ноль,55 Блок 7 приведения работает следующим образом.На входы блока 7 с выходов 16 и 17,соответственно первого и второго буферных регистров 5 подаются два результата вдвоичном коде. Далее, на первом и второмдвоичных сумматорах 19 осуществляется их суммирование со значениями младшей (подается с выхода 26) и старшей (подается с выхода 25) тетрад регистра 22 соответственно, Полученные на выходах сумматоров 19 суммы преобразуются на преобразователях 20 из двоичного кода в десятичный. Затем на десятичном сумматоре 21...

Номер патента: 1817093

Опубликовано: 23.05.1993

Авторы: Клавдиев, Косарев, Мартыщенко, Филюстин

МПК: G06G 7/58

Метки: генератор, случайных, чисел

...значения гамма-функции, 32 умножения и на второй вход вычитателя 33а+1 и инициирует их работу. Значения Л р с выхода блока 30 возведения в степень иа+1Г ( ) с выхода блока 31 вычисленияр гамма-функции поступают на вторые информационнье входы блоков 34, 35 умножения соответственно, Результат Л хоР с выхода блока 32 умножения поступает на вторые информационные входы блоков 36 возведения в степень и 40 умножения. С выхода вычитателя 33 величина -а подается на второй информационный вход блока 37 возведения в степень. Шестой тактовый импульс с выхода синхронизатора подается на управляющие входы блоков 34, 35 умножения и 36, 37 возведения в степень, Произведенияа+1 а+1р Л Р изГ( )с выходов блоковР34, 35 умножения соответственно...

Номер патента: 1817094

Опубликовано: 23.05.1993

Авторы: Бурнашев, Кузнецов, Песошин

МПК: G06F 7/58

Метки: генератор, случайных, чисел

...импульсного сигнала (типа "меандр") со слабофлюктуирующим фронтами, что обеспечивается условием п=1, о 45 В устройстве реализуются следующиеизвестные способы выравнивания статистических характеристик исходного случайного процесса:- одновремеиное суммирование по модулю два нескольких исходных случайных процессов;- суммирование по модулю два случайной двоичной последовательности со сдвинутой во времени (например, с помощью задержки) своей же копией.С контура формирования первичногослучайного. сигнала асинхронных случайных процессов поступают на входы с первого по в-й первого сумматора 11 по модулю два,в ах( т 4 т 4 ) 51=1 чтобы длительное время не возникали 5 логически устойчивые состояния контура.Для более качественной работы и в случае...

Номер патента: 1817246

Опубликовано: 23.05.1993

Автор: Литвинов

МПК: H03M 7/18

Метки: классов, код, кода, обратно, остаточных, полиадический, преобразования, прямого, системы, чисел

...через элемент задержки) установив его в нулевое состояние и запретив прохождение тактовых импульсов по входу 18, Перед очередным циклом преобразования из СОК в ПСС обнуляются регистр 11, сумматоры 12,1-12.2 и счетчик 4 (цепи не показаны). После записи очередных остатков в регистры 8.1-8.3 оно может быть продолжено.1817246Для преобразования числа из ПСС в си- введены две шифратора, два сумматора по стему остаточных классов триггер 2 по сиг- модулю, регистр и три группы элементов И, налу на вход 16 устанавливается в нулевое причем выходы первого и второго шифратосостояние, разрешая работу счетчика 5 за- ров соединены соответственно с входом претив работу счетчика 4 и разомкнув ключ 5 слагаемого первого сумматора по модулю и 13....

Номер патента: 1820379

Опубликовано: 07.06.1993

Авторы: Ирхин, Краснобаев, Кукушкин, Можаев

МПК: G06F 7/72

Метки: вычитания, модулю, сложения, чисел

...6 в двоичном коде поступает второй операнд В. Преобразователь 20 кода числа в дополнительный код по модулю преобразует число В в гп - В. Первый дешифратор 2 преобразует операнд А из двоичного кода в унитарный и соответствующий сигнал поступает на определенный элемент И 3 первой группы, Операнд В поступает на первые входы элементов И третьей группы 7, а на первые входы элементов И четвертой группы 21 поступает операнд е-В. Второй дешифратор 18 преобразует второй операнд В из двоичного кода в унитарный, если 0 В 2, т,е. количество выходовс ( ф5второго дешифратора 18 равно - . ПустьП) 20В2, тогда с выхода второго элемента ИЛИ 19 поступает сигнал на вход 10 шестого элемента И 22 и на вторые входыэлементов И третьей группы 7, обеспечивая...

Номер патента: 1820380

Опубликовано: 07.06.1993

Авторы: Власишен, Ирхин, Краснобаев, Куцый, Приходько, Фоменко, Чичеватов

МПК: G06F 7/72

Метки: вычитания, модулю, сложения, чисел

...если уд =1 д, В данном случае (присутствует сигнал на входе 27) при уд =ув сигнал с выхода третьего элемента И 25 через второй элемент ИЛИ 29 поступает на вход сдвига вправо содержимого ретистра 6 через открытый элемент И 20 (на другой его вход поступает тактовые импульсы). Производится продвижение единицы, записанной в регистр, на В(В) двоичных разрядов вправо, когда содержимое счетчика 16 равно нулю, сигнал с выхода элемента ИЛИ - НЕ 17 закрывает элемент 18 запрета, запрещая прохождение импульсов на сдвиг двоичных разрядов регистра (этот сигнал является сигналом окончания модульной операции), Результат операции с выходов разрядов регистра, полученный в унитарном коде, поступает на охолц шифратора 7, с выхода которого он поступает на...

Номер патента: 1829029

Опубликовано: 23.07.1993

Авторы: Вдовиченко, Кишенский, Надобных, Христенко

МПК: G06F 7/02

Метки: выбора, двоичных, заданного, повторений, чисел, числа

...числа, соответствующие количествам появлений соответствующих кодовв массиве.В этом случае, когда при очередном появлении некоторого кода имеет место егоп-кратное повторение, после записи данного кода в регистр 3 на выходе(типа "равно")блока 10 сравнения фоомируется сигнал,открывающий элемент И 21, Импульс с выхода элемента 14 в этом случае проходитчерез элементы И 21 и ИЛИ 24 и устанавливает триггер 19 в единичное состояние, атакже срабатывает регистр 5 и счетчик 1, атакже запускает одновибоатор 18, на выходе которого формируется импульс, поступающий на выход 31 устройства исигнализирующий об окончании процессаанализа данной последовательности кодов.Этот же импульс с выхода элемента ИЛИ 24записывает текущий код в регистр 30, с...

Номер патента: 1829030

Опубликовано: 23.07.1993

Автор: Фельдман

МПК: G06F 7/50

Метки: запятой, накопления, плавающей, чисел

...управления 7 может быть реализован как устройство микропрограммного упоавления. Блок 7 содержит тактовый генератор. запуск котс ого возможен по пе 1829030реднему фронту сигнала синхронизации как слова, так и массива, Этот сигнал является пусковым сигналом, а соответствующая шина пусковой шиной,Работа устройства основана на использовании представления чисел в форме с "циклической запятой" или с "плавающим началом", предназначенного для управления операции сложения чисел с плавающей запятой,Представление с плавающим началом для числа Х имеет видрХ=Ац, где ,ц / А и А - мантисса, Пусть в некоторое целое (например,т - равно числу разрядов мантиссы без знака).Тогда главный порядок определяется как,Р - тК = Е, а локальный какг= гез( ),гпгде...

Номер патента: 1829032

Опубликовано: 23.07.1993

Авторы: Башлыков, Борисов

МПК: G06F 7/58

Метки: генератор, случайных, чисел

...блока 7 сравнения меняются на обратные. Поэтому поступление импульсов на вход счетчика 3 прекращается и очередной импульс с выхода ГТИ 1 через открытый второй элемент И 8 поступает на вход опроса датчика 9, сигнал д выхода которого поступает на вход блока 10, на другой вход которого поступает вся совокупность сигналов с выхода первого регистра б,В блоке 10 на основании решения урав- нения определяется возможное значение случайного числа Кь имеющее логариф,;ическое распределение,Значение К записывается импульсом с выхода третьего элемента задержки 14, в котором он задерживается на время переходных процессов в блоках 9, 10, во второй регистр 11. Этот же импульс после задержки в четвертом элементе задержки 15 на время переходных процессов...

Номер патента: 1829073

Опубликовано: 23.07.1993

Автор: Наумов

МПК: H03M 7/12

Метки: двоичных, значений, интервале, массивов, преобразования, чисел

...происходит стирание чисел, кратных А = 3. В результате в блоке памяти 2 происходит стирание чисел, кратных А = 3,В результате выполнен первый такт работы устройства, т,е. по исходному массиву полного множества простых чисел в интервале значений 2", 2 п - 1) осуществлено его преобразование в аналогичный массив в интервале значений 2" , 2" - 1) при и = 1, т.е. по исходному множеству; 2. 3 (в интервале значений 2, 2- 1 осуществ 1 1+1лено его преобразование в множество: 5, 7 (в интервале значений 2 , 2 - 1), при этом в процессе работы устройства числа, не являющиеся простыми в интервале значений 4, 7), т.е. 4, б стерты (обнулены) в блоке памяти 2.Во втором такте работы устройства осуществляется преобразование массива полного множества...

Номер патента: 1830529

Опубликовано: 30.07.1993

Авторы: Жалковский, Шостак, Шпаков

МПК: G06F 7/52

Метки: деления, чисел

...значения формируются на семи сумматорах 37. Остальные кратные формируются посредством монтажа.Мультиплексоры 71 - 75 предназначены для коммутации на входы вычитаемого 31-8 ь соответствующих значений кратных делителя. Приближенное значение -разрядного частного на выходах 23 блока 4 является управляющим кодом, по которому на выходы 251-255 мультиплексоров 71-75 передаются значения произведений всех возможных при данной погрешности К-разрядных частных на делитель(кратных делителя). Причем на выходы мультиплексора с наименьшим порядковым номером передается наименьшее значение такого кратного, а на выходы мультиплексора с наибольшим порядковым номером - наибольшее значение такого кратного. Ниже в табл. 1 поясняется...

Номер патента: 1833864

Опубликовано: 15.08.1993

Авторы: Дрозд, Паулин, Синегуб

МПК: G06F 7/50

Метки: дополнительном, запятой, коде, плавающей, суммирования, чисел

...вр 1равно логическому нулю, а вр 1 - логическойединице) к выходам элементов 2 - 2 И 2 ИЛИ подключаются выходы первых элементов И всех элементов 2 - 2 И - 2 ИЛИ исдвига мантиссы А в сторону младших раэ 15 рядов не происходит. При значении млад шего разряда модуля выравнивающейразности, равном логической единице (вэтом случае значение вр 1 равно логическойединице, а гпр 1 - логическому О) к выходам20 элементов 2 - 2 И - 2 ИЛИ подключаютсявыходы вторых элементов И всех элементов2 - 2 И - 2 ИЛИ. и происходит сдвиг мантиссыА на один разряд в сторону младших разрядов. На выходах элементов 2 - 2 И - 2 ИЛИформируются разряды вс 1, ., всп+1, гдевс 1 - первый разряд, всп+1 - (и + 1)-й разряд мантиссы С, которая поступает на выходблока...

Номер патента: 1833868

Опубликовано: 15.08.1993

Авторы: Боев, Бочков, Гасюк, Косарев, Филюстин, Шмаков

МПК: G06F 7/58

Метки: генератор, случайных, чисел

...получаютсяЯЗ Я 2+ ОЗ; Я 4= ЯЗ+ Ж Я 5= Я 4+ + Й 5 Яб Я 5+ Об .После образования Яб появляется сигнал на выходе 51 синхронизатора 19. По10 15 20 25 30 45 50 этому сигналу вычитателем 3 образуетсяразность 57=36 - Ь(Я и коэффициент Ь (Ь = 3) поступают через ключи 22 и 23 на вычитатель 3) и также результат вычитания Ы и коэффициент а через ключи 20 и 21 элементов И поступают на умножитель 4. Выборка одного из коэффициентов а осуществляется за счет подачи кода номера (1) интервала, хранящегося в регистре 17, на коммутатор 30, Код же номера интервала выдается через элементов 42 - 44 И группы по сигналу с выхода 51 синхронизатора 19, поступающему через элементы 38 ИЛИ на вторые входы элементов И 42 - 44 группы, состоящих на выходах регистра...

Номер патента: 1833869

Опубликовано: 15.08.1993

Авторы: Борисов, Воробьев, Егоров

МПК: G06F 15/36, G06F 7/58

Метки: генератор, нечетких, чисел

...нечеткого множества на 1-ом шаге.Описанные процессы повторяются длякаждого импульса ГТИ 1, при этом возможные значения первых чисел пар нечеткихчисел формируются на каждом такте работыГТИ 1 на выходе сумматора 6.Процессы, аналогичные тем, которыеописаны выше для блоков 2-6. происходятв датчиках 11, 15, 16, Однако при этом, впервом датчике 11 соответствующие узлывычисления правой и левой граничных элементов нечеткого множества программируются в соответствии с формулами (1) и (2)при а - О, о=- 1, Во втором датчике 15 левый граничный элемент вычисляется по формуле (1), а правый Упр = а, а в третьем датчике 16- левый Ул:= а, а правый вычисляется поформуле (2).5 В дополнительном вычитателе 18 определяется большим или меньшим;...

Номер патента: 1835543

Опубликовано: 23.08.1993

Авторы: Борисов, Кошкарев, Сапаниевич

МПК: G06F 7/06

Метки: сортировки, чисел

...в буферный блок 11 памяти. Кроме того, единичный потенциал с первого выхода блока 8 сравнения поступает нэ первый вход второго элемента И 14 и управляющий импульс с третьего выхода блока 5 через второй эле 1835543мент И 14 поступает на первый управляю- И, отл и ч а ю щ вес я тем. что. с целью щий вход второго блока 3 памяти. При этом расширения функциональных возможно- содержимое второго блока 3 памяти сдвига- стей за счет возможности сортировки чисел ется на одну ячейку и на его выходе появля-, в едином массиве из исходных массивов не ется второе число упорядочиваемого 5 равных объемов, в него введены второй массива, После этого процесс сравнения блок памяти, буферный блок памяти, выход- двух чисел повторяется. ной блок памяти, блок...

Номер патента: 1836680

Опубликовано: 23.08.1993

Авторы: Молчан, Преловская, Суслов

МПК: G06F 7/58

Метки: генератор, последовательностей, случайных, чисел

...закона распределения вероятностей исходной случайной величины, а динамические (корреляционные) свойства генерируемой последовательностиопределяются мэтрицей вероятностей переходов.Таким. образом, при помощи предлагаемого устройства осуществляется упрэвление генерированием последовательностей случайных чисел посредством матрицы вероятностей переходов (узлы 5-12) и выборслучайного числа с требуемым законом распределения на основе состояния, установленного матрицей переходов и значений квантилей для требуемого закона распределения (узлы 13-23), При этом обеспечивается сохранение исходного, требуемогозакона распределения вероятностей и введение необходимой и легко управляемой через матрицу вероятностей переходовкорреляционной...

Номер патента: 1837282

Опубликовано: 30.08.1993

Авторы: Горштейн, Грушин, Шевцов

МПК: G06F 7/50

Метки: порядков, сумматор, чисел

...младшихразряда модулей порядков вещественныхвходных чисел А и В при условии. что циклический перенос равен нулю.ЗНАК = ЗА =ЗВ (27)+ 4 В+ЗАхЗВ (32)где разряды порядка числа А поступают по . входу 23-2, разряды порядка числа В посту пают по входу 33-1,Сумматрр 10 вычитает четыре младшихразряда модулей порядка вещественныхвходных чисел А и В при условии, что цикли, ческий перенос равен 1, т.е, к младшему . разряду суммы прибавляется единица цик лического переноса 1 Р 13 = 1 А х 1 В (33)2 С 13 = 2 А+ 2 В (34)2 НЗ = 2 А+ 2 В (35)1 Р 23 =(1 А+1 В) х(2 А+2 В) (36)1 С 23 = 2 С 13 + 1 Р 23 (37)1 ЯЗ = 1 А+ 1 В (38)233 = гР 23+2 НЗ (39)333 = 2 С 13 + (1 Р 13 х 2 Н 3) + ЗН 2 (40)4 ЯЗ = (3 Н 2 х 1 С 23) + 4 Я 2 А, (41)где разряды порядка числа А...

Номер патента: 1582871

Опубликовано: 20.02.1996

Автор: Чижухин

МПК: G06F 7/552

Метки: возведения, модулю, степень, чисел

1. УСТРОЙСТВО ВОЗВЕДЕНИЯ ЧИСЕЛ В N-Ю СТЕПЕНЬ ПО МОДУЛЮ, содержащее регистры основания степени, модуля, показателя степени и хранения промежуточных результатов, первые блок умножения и деления, первую и вторую группы элементов И, первую группу элементов ИЛИ, отличающееся тем, что, с целью повышения быстродействия, в него введены вторые блок умножения и деления, третья, четвертая и пятая группы элементов И, вторая и третья группы элементов ИЛИ, а регистр показателя степени выполнен сдвиговым в сторону младших разрядов, причем выход регистра хранения промежуточных результатов соединен с первыми входами элементов ИЛИ первой и второй групп и первыми входами элементов И первой группы, выход регистра основания степени соединен с первыми входами...

Номер патента: 1834542

Опубликовано: 27.02.1996

Автор: Деев

МПК: G06F 7/50

Метки: к-ичный, одновременного, последовательный, сложения, сумматор, чисел

...на выходе появится сигнал, отличный от г, или на выходе появится сигнал, совпадающий с ю, где т = О, или х = 2 . Вследствие этого следующий такт нельзя еще гарантированно считать моментом окончания счета (ибо возможно в этом такте появление сигнала, отличного от т ). В таком случае на вход сумматора еще раз подается пара сигналов ( ), После этого в следующем такте нагвыходе гарантированно появится сигнал т, означающий, что в числе, изображающем сумму, появился старший разряд, левее которого в бесконечном количестве сплошь идет сигнал г(ОООУ,+1, если сумма -число положительное 222 У,+1 если сумма - число отрицательное). Появление на выходе сигнала т служит, таким образом, сигналом окончания счета в сумматоре и в следующий момент можно...

Номер патента: 1023922

Опубликовано: 27.06.2000

Авторы: Дуров, Иванникова, Январев

МПК: G06F 7/50

Метки: одноразрядных, суммирования, чисел

1. Устройство для суммирования одноразрядных чисел, содержащее счетчик, выходы разрядов которого являются выходами старших разрядов устройства, отличающееся тем, что, с целью повышения быстродействия, устройство содержит двоичный суммирующий блок, преобразователь двоичного кода в двоично-десятичный и регистр, выходы разрядов которого являются выходами младших разрядов устройства, входы которого соединены с первой группой входов двоичного суммирующего блока, выходы которого подключены ко входам преобразователя двоичного кода в двоично-десятичный, выходы старших разрядов которого соединены со входами счетчика, а выходы младших разрядов - со входами регистра, выходы которого подключены ко...