Патенты с меткой «чисел»

Номер патента: 1429106

Опубликовано: 07.10.1988

Авторы: Горбачев, Ларченко, Холодный, Ялинич

МПК: G06F 7/02

Метки: двоичных, сравнения, чисел

...на выходахэлементов И 5, -5 и 6, -6 будутсформированы коды А и В, при этом нулевой сигнал на выходе элемента 4 .сравнозначности установит единичныесигналь 1 на выходах элементов И-НЕ 7,выходе элемента И 21, нулевые сигналы будут на выходах элементов И-НЕ11, ИЛИ-НЕ 14, И 13, ИЛИ 22, выхоце29 устройства,Единичный сигнал на выходе 28устройства формируется при нулевыхсигналах на выходах 27 и 29,формула изобретения Корректор О, Кравцова Заказ 5125/45 Тираж 704ВНИИПИ Госуцарственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб д, 4/5 Подписное Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4 Устройство для сравкения двоичных чисел, содерж;пцее первую группу иэ п элементов...

Номер патента: 1429107

Опубликовано: 07.10.1988

Авторы: Боюн, Кичаев, Столяров

МПК: G06F 7/06

Метки: массива, сортировки, чисел

...нулевой уровень поступает на выход 27блока 10 ограничения,Это приводит к тому, что как и вслучае табл. 2, п,числа массивамогут выводиться в порядке возрастания и убывания, но по шйне с выхода27 фиг. 2) блока 10 ограничения осу.ществляется запрет происхождениячисла, а именно записанного в регистры 19-1, 19-2 через элементы И 3 - 111-И, и синхронизирующего импульса через элемент И 12.Вариант режима вывода (табл. 2,п. 5) отличается тем, что сигналы свыходов "=" схем 20-1, 20-2 сравнения подаются на входы элементаИЛИ-НЕ 25 И через мультиплексоры21 - 1, 21-2 и его выход через мультиплексор 26 подключается к выходу27 блока 10 ограничения, При этомсигнал "Запрет" запрещает прохождение чисел с выхода счетчика черезэлемент И2 - на...

Номер патента: 1429109

Опубликовано: 07.10.1988

Авторы: Батюков, Шостак

МПК: G06F 7/52

Метки: деления, чисел

...6, первым вычитателем 7 и первым узлом 9 деления. На выходах первого узла 9 деления Формируются К цифр частного в предположении, что после проведения остатка к однорядному коду в его старние разряды поступает единичный сигнал займа из младних разрядов (на вход займа первого вычитателя 7 подан с нины 24 устройства сигнал логической единицы). ,Второй канал включает тот же сумматор принудительного округления делителя 6, а также второй вычитатель 8 и второй узел 10 деления, На выходах второго узла 10 деления Формируется К цифр частного в,предположении, что после приведения остатка к однорядному коду в его старшие разряды поступает нулевой сигнал займа из младпих разрядов (на вход займа второго вычитателя 8 подан с нины 25 устройства...

Номер патента: 1429111

Опубликовано: 07.10.1988

Авторы: Гузик, Золотовский, Коробков

МПК: G06F 7/552

Метки: возведения, знаками, квадрат, произвольными, чисел

...в обратном коде. Тогда после сигнала сброса на вход 13 подается сигнал П. Если ХО, сигнал П 1 не 111 2проходит через элемент И-ИЛИ, триггер 1 остается в нулевом положении и разряды аргумента проходят через элемент 3, не меняясь, Работа устройства не отличается от рассмотренного выше случая. Если Хс О, сигнал П 1 переводит триггер 1 в единичное состояние и все разряды Х поступают на вход регистра 4 проинвертированными. В остальном работа квацратора не меняется.Пусть аргумент Х представлен в ,цополнительном коде. Тогда после сигнала сброса на вход 12 подается сигнал П 2, равный 1, в течение всей операции возведения в квадрат Если ХЪО, элементы И элемента И-ИЛИ 2 заперты, триггер 1 остается в нуле Х проходит на вход регистра 4, не...

Номер патента: 1429234

Опубликовано: 07.10.1988

Автор: Гаврилюк

МПК: H02K 17/14

Метки: обмотка, переключением, полюсов, соотношении, трехфазная, чисел

...питание подается на выводы 8 А, 8 В, 8 С (выводы 7 А, 7 В, 7 С свободны).Возможны другие сопряжения Фаэ и распределения катушек по катушечным группам 1 Г - 72 Г.Сравнительные данные схемы обмотки, приведенной на Фиг,2, и прототипа (4) (в круглых скобках): шаг сокращения обмотки Я (Я);, схема сопря-.55 жения фаз ЛЛ,/да ( ЛА,/д 8); обмоточный коэффициент (р = 7) К 070,8474 (0,8505); обмоточный коэфФициент 1 р= 8) КОЯ =- 0,8266(0,8102); коэффициенты дифференциального рассеяния ТД 07 = 4,98% (8,44%),ТДОЯ = 4,95% (5,63%), ТД = ТД 07 ++ ТД 08 = 9,93% (14,07%); соотношениеиндукций В 07/ВОЯ = 0,986 (0,943);максимальная амплитуда паразитной гармоники АМАХ = 12,3% (19,6%); порядокмаксимальной паразитной гармоникиПМАХ = 5 (4).Как следует иэ...

Номер патента: 1432501

Опубликовано: 23.10.1988

Авторы: Грабчак, Дубчак, Колесницкий, Красиленко

МПК: G06F 7/04

Метки: сравнения, чисел

...а . и Ъ; соответствует пара оптических переключателей 4. и 5,. Процесс срав" нения происходит следующим образом. Свет от источника 3.поступает на вход 11 оптического переключателя 4, . Еслиа,1 Ь,(а,=О,Ь, =1 илиа,=1 Ь = 0), оптический переключатель 4 соединяет вход 11 с выходом 8, т.е. свет поступает на вход 11 переключателя 5. Если а= О, переключатель 5 соединяет вход 11 с выходом 12 и свет поступает на элемент ИЛИ Ь, вызывая на выходе 15 устройства появление света, что говорит о том, что А ( В, поскольку старшие разряды чисел а 1 и Ь не совпадают, причем а= О. Если а = 1, переключатель 5, соединяет вход 11 с вьходом 8 и свет поступает на элемент ИЛИ 7, вызывая появление оптического сигнала на выходе 1 Ь устройства, что говорит о том,...

Номер патента: 1432502

Опубликовано: 23.10.1988

Авторы: Грицык, Луцык, Любецкая, Паленичка, Черчык

МПК: G06F 7/04

Метки: сравнения, чисел

...операцию сложения допуска Б и результата суммирования опорного числа Ь с а . Работа первой матрицы аналогичйа работе второй матрицы,Когда на выходе 9 знакового разряда, который является выходом устройства для сравнения чисел, сигнал "1", и, следовательно /а;-Ь(К, на вход управления записью регистра б подается сигнал "1", который переключает регистр на запись числа а.,1 поступающего с блока 5. Формула изобретения Устройство для сравнения чисел, содержащее первую матрицу из п суммирующих ячеек, где и - разрядность входных чисел, вд суммы (:,1)-и суммирующей ячейки матрицы (з. - но" мер строки матрицы, х=1п;- номер столбца матрицы, 3=1,п), соединен с первым входом (х+1, 1)-й суммирующей ячейки матрицы, выход переноса (,д)-й...

Номер патента: 1432508

Опубликовано: 23.10.1988

Авторы: Добрынин, Юрков

МПК: G06F 7/52

Метки: двоичных, деления, чисел

...11 после окончания формирования первой цифрь частного устанавливается сигнал логического нуля стретьего выхода блока 9 управления,таким образом, сигнал на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11 до окончания цикла деления повторяет сигнална его первом входе, т.е, сигнал свыхода триггера 10, который характеризует знак остатка полученный приопределении первой цифры (в после 2 Б дующих циклах - полученный при определении предыдущей цифры частного),Сигнал с выхода триггера 10 поступает на вход управления блока б преобразования кода делителя, на вход пеЗ 0 реноса и вход (п + 2)-го разрядавторой группы сумматора 4. Если остаток при Формировании первой цифрычастного отрицателен, в триггер 10записывается сигнал логического нуля, который поступает на...

Номер патента: 1434424

Опубликовано: 30.10.1988

Авторы: Василькевич, Дмитриев, Кипецкий

МПК: G06F 7/02

Метки: вычисления, порядковых, последовательностей, разрядных, статистик, чисел

...анализа,Если Я ( Т, результат суммированияотрицательный, и на выходе знаковогоразряда сумматора 4 присутствует сигнал "1". Этот сигнал поступает науправляющий вход коммутатора 16 иразрешает прохождение через коммутатор 16 дополнительного кода с выходов сумматора 4 на входы регистра 18 30первого узла 5 анализа. Кроме того,сигнал "1" поступает на первые входыэлементов ИСКЛЮЧАЮЩЕЕ ИЛИ 111 11первого узла 5 анализа, инвертируякод старших разрядов первой последо 5вательности, поступающий из входногорегистра 1, .На входы регистра-указателя 14узла 51 анализа через элементы И1212 поступает код, в соответствующих разрядах которого "1" длятех чисел, которые имели "0" в старшем разряде. Тем самым числа, имеющие "1" в старшем разряде, из...

Номер патента: 1434430

Опубликовано: 30.10.1988

Авторы: Азарин, Ефременко, Кулик, Хомицкий

МПК: G06F 7/58

Метки: датчик, равномерно, распределенных, случайных, чисел

...входе элемента И 5. По этому сигналу. дальнейшее поступление импульсов на счетный вход счетчика 3 с выхода генератора 4 через элемент И 5 прекращается. Высокий потенциал на прямом выходе схемы 2 сравнения разрешает запись сформированного случайного числа Х с выхода счетчика 6 в регистр 9. Если в дальнейшем на выходе источника 1 появляется код следующей реализации случайного числа Х, то он сразу поступает на первые входы схемы 2 сравнения. На ее вторые входы поступает кодпредыдущей реализации случайного числа,Таким образом, на входах схемы 2 сравнения присутствуют разные коды, и циклповторяется.Работа датчика обеспечивается функцио 1 О нированием блока 12 синхронизации.Формирование последовательности управляющих сигналов производится при...

Номер патента: 1434438

Опубликовано: 30.10.1988

Авторы: Дрозд, Огинский, Полин, Шапо

МПК: G06F 11/08

Метки: комплексных, модулю, три, умножения, чисел

...исходных кодов вквадрат.Первые разряды колов К 1 и К 2 поступаютна входы третьего узла 12 свертки по модулю лва, а также на входы элемента И 11.При этом с учетом нулевых вторых 40 разрядов кодов К 1 и К 2 на выходахтретьего узла 12 свертки по модулю два и элемента И 11 формируются первый и второй разряды кода К=(К 1+К 2)гпос 3.Действительно, младший разряд кода К принимает единичное значение при взаимо- инверсных значениях младших разрядов кодов К 1 и К 2, что соответствует выполнению над этими разрялами операции сло- жения по модулю два, а старший разрядкода равен единице в том и только в том случае, если единичное значение при.нимают и младший разряд кода К 1, и младший разряд кода К 2, т. е. являетсяих коньюнкцией.Разряды кода К...

Номер патента: 1437857

Опубликовано: 15.11.1988

Авторы: Катков, Литвинов

МПК: G06F 7/52

Метки: двоичных, деления, дополнительном, коде, чисел

...сдвига информации в сторону старшего разряда, регистр2 делимого старшего Формата переключается на прием остатков со своего второго информационного входа и прием на вход младшего разряда информации, постуг асщей иэ регистра 1 делимого младшего формата, регистр делителя 3 переключается в режим хранения. По следующему синхротакту первый остаток записывается в регистр 2делимого старшего формата со сдвигомна один разряд в сторону старшего. Иэ регистра 1 делимого младшего Формата в младший разряд регистра 2 делимого старшего Формата записываетсяочередной разряд цифры делимого, а в освободившийся младший разряд регистраделимого младшего формата вдвигается знак частного, На схему 5 сравнен."я поступает знак очередногоостатка, в...

Номер патента: 1437860

Опубликовано: 15.11.1988

Авторы: Воловик, Мартыщенко, Пономарев, Ташевский

МПК: G06F 7/58

Метки: генератор, случайных, чисел

...2, включает в работу вычитающий блок 4, блок5 памяти, умножители 6-10, суммато. ры 11-14, ключ 15 и генератор 3 равномерно распределенных случайныхчисел, который выдает первое случайное число ь в вычитающий блок 4, Изблока 5 памяти выдаются коэффициенты В, Х, Х, Хз, Х, Х 1 соответственно в вычитающий блок 4 и умножители 6-10В вычитающем блоке осуществляется вычитание из первого случайного числа с коэффициента В, 25разность А = о - В выдается в умножитель 6 и сумматоры 11-14, В первом умножителе 6 рассчитывается произведение АХр, и результат выдаетсяв первый сумматор 11, где рассчитывается сумма Х+ АХ., и результатвыдается во второй умножитель 7,гдерассчитывается произведение А(Х 4 ++ АХд), и результат выдается во второй сумматор 12,...

Номер патента: 1439572

Опубликовано: 23.11.1988

Авторы: Ларченко, Хлестков, Холодный, Ялинич

МПК: G06F 7/02

Метки: сравнения, чисел

...и поступает на выходы 17. 1 ил. что приводит к установлению нулевогосигнала на выходе 1 устройства(знаковом выходе, т.е. максимальноечисло - положительное). Единичныйсигнал будет также на вьмодах элементов И 14, ИЛИ 13 и тех элементов И6 которые соответствуют отрицательным числам А,. Эти единичные сигналы поступят на соответствующиеэлементы ИЛИ-НЕ ф и нулевые сигналы с этих элементов закроют соответствующие дешифраторы 1 . Оставшиеся числа Ар будут преобразованы дешифраторами 1 в унитарные коды, изкоторых блоком 3 анализа, на управляющий вход которого поступает единичный сигнал с выхода элементаИЛИ 13, будет выделено крайнее левое(т,е, максимальное). Это значениебудет преобразовано шифратором 4 изунитарного в двоичный код и...

Номер патента: 1439573

Опубликовано: 23.11.1988

Авторы: Лимановский, Петухов

МПК: G06F 7/02

Метки: сравнения, чисел

...импульсу, поступающему с тактового входа 17 устройства, на прямом и инверсном выходах первого триггера 6 установится соответственно единичный и нулевой сигналы. При этом нулевым сигналом с инверсного выхода первого триггера 6 блокируется вто" 95734рой вход установки в " 1" второготриггера 7. Единичный сигнал с прямого выхода первого триггера 6 поступает на вторые входы соответственнопервого и второго элементов И первого 3 и второго 4 элементов И-ИЛИ итретий вход установки в "1" третьего8 триггера.Аналогично при А В по тактовомуимпульсу на прямом и инверсном выходах второго триггера 7 устанавливаются соответственно единичный и нулевой сигналы. При этом первым сигна лом с инверсного выхода второго триггера 7 блокируется второй вход...

Номер патента: 1439574

Опубликовано: 23.11.1988

Автор: Ревинский

МПК: G06F 7/04

Метки: сравнения, чисел

...им. пульсов с входа 20 на счетчики 1, 2, 15 и 16. При этом модульные счетчики 15, и 16.д обнуляются с пери. одом Р;Не йозднее, чем через Р,РР (в рассматриваемом примере Р, Р =ЗЗ) на всех выходах счетчиков 15.1 15.К и 16. 1 - 16 К появятся сигналы логического нуля. Причем в общем случае это произойдет неодновременно для обеих групп модульных счетчиков 15 и 16. В момент обнуления всех К счетчиков соответствующей группы на выходе соответствующего дешифратора 9 или 10 (элемента ИЛИ) появится сигнал логического нуля, который закроет соответствующий элемент И 5 или 6. В результате соответствующие счетчики 1, 15 или 2, 16 остановятсяеПосле того, как остановятся все ечетчики 1, 2, 1 5 и 16, на выходе элемента ИЛИ-НЕ 7 появится сигнал...

Номер патента: 1439575

Опубликовано: 23.11.1988

Авторы: Сафонов, Шепеленко

МПК: G06F 7/04

Метки: допусками, сравнения, чисел

...входов второго блока сравнения, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет уравновешивания кодов, в него введены первый и второй вычитатели, второй регистр, третий и четвертый блоки сравнения, двадцать два элемента И, семь элементов ИЛИ и блок управления, причем входы второго сравниваемого числа устройства соединены с инФормационными входами второго регистра, выходы разрядов которого соединены с второй группой входов второго блока сравнения, вход начальной установки устройства соединен с входами установки в нулевое состояние первого и второго "регистров, выходы разрядов которых соединены с первыми группами входов первого и второго вычита39575 Э 1 ч телей соответственно, выходы которых...

Номер патента: 1439576

Опубликовано: 23.11.1988

Авторы: Миронова, Фролов

МПК: G06F 7/06

Метки: сортировки, чисел

...равным 0; - в младшие регистры. Для исключения сбоев устройства при ,обнулении регистров 1, -111 служат элементы 18, -18 , задержкиобеспечивающие задержку сигналов на время, достаточное для перезаписи чи- . сел из регистра в регистр, По окончании перезаписи чисел в регистрах 1, -1записаны числа с 1 в сравниваемом разряде, а в регистрах 1 - 1 я - с нулевым значением сравниваемого разряда.Единичный сигнал с выхода К-го элемента ИЛИ 6 поступает на один из входов К-го элемента И 7 , на другой вход которого поступает.сигнал с выхода элемента 14 задержки. Время задержки сигнала элементом 14 . выбрано таким, что успевают закончиться все процессы перезаписи чисел в регистрах 11 -1 н . Счгнал с выхода элемента 14 задержки через элемент...

Номер патента: 1439579

Опубликовано: 23.11.1988

Авторы: Дрозд, Жердев, Лацин, Минченко, Полин

МПК: G06F 7/52

Метки: двоичных, умножения, чисел

...разрядовпереносов сумматора 5, задержанныена регистрах 7 группы, и сигналы свыходов нечетных разрядов переносовсумматора б, задержанные на регистрах 7 группы,На первом одноразрядном сумматоре 6складываются конъюнкции, имеющие одинаковые в такте весовые Функции с нечетным значением 1, а также сигнал свыхода первого разряда переноса сумматора 5, сигналы с выходов нечетныхразрядов переносов сумматора 5, задержанные на регистрах 7 группы, и сигналы с выходов четных разрядов переносов сумматора б, задержанные на регистрах группы 7,Сигналы с выходов суммы второгои первого одноразрядных сумматоров 5и б поступают соответственно на первый и второй информационные входыкоммутатора 8, который под действиемСИ подключает указанные сигналы навыход 13...

Номер патента: 1439581

Опубликовано: 23.11.1988

Авторы: Джус, Романов

МПК: G06F 7/52

Метки: двух, разрядных, умножения, чисел

...10работы устройства так же, как и всехследующих, определяется с учетом времени выполнения операции суммирования в накапливающем сумматоре 5. Если триггер мпад 1 цего или любого другого разряда регистра 3 множителянаходится в нулевом состоянии, тоимпульс без задержки на один тактработы устройства в первом блоке бпоследовательного Опроса значащих 20разрядов сомножителей производит опрос следующего более старшего разряда регистра 3 множителя, Далее такимже образом, последовательно один задругим, производится анализ состоя 1 п 1 я остальньх, более старших разрядов регистра 3 множителя, и устройство работает аналогично, Появлениеимпульса па вьжоде 19 устройства"Конец", поступающего через элемент 30ИЗБ 14 с управляющего выхода блока...

Номер патента: 1441384

Опубликовано: 30.11.1988

Авторы: Вышинский, Карпенко, Тихонов

МПК: G06F 7/06

Метки: сортировки, чисел

...чисел. В течение ш-госдвига, а именно иа этапе действиясинхроимпульса с помощью сигнала,41384 второй группы и входу запуска блока40 управления, первый и второй выходы 50 з 14 поступающего с блока 9 управления с выхода 15, д-й триггер 6 сбрасываетйя в состояние "О", если соответствующий триггер 5 в это время находится в состоянии "О". С наступлением состояния счетчика 22 блока 9 управления, равного числу ш, подача сннхроимпульсов с выходов 16 и 17 на входы кольцевых регистров 1,-1 прекращаетсяЭто осуществляется подачей запрещающего сигнала из дешифратора 23 на элемент И 28. В это же время (состояние сче;"чика 23, равное числу ш) происходят перезапись состояния д-го триггера 6 в триггер 5 . Прямые выходы триггеров 7 являются...

Номер патента: 1441385

Опубликовано: 30.11.1988

Авторы: Данилин, Ивакин, Тульнев

МПК: G06F 7/06

Метки: сортировки, чисел

...запоминается количество чисел, пришедших к каждому иэ значений адресов, т,е. в блоке 6 памяти под 5 144 импедансное состояние. И обнуленном состоянии удерживается первый регистр 16 суммы, который непосредственно соединен с информационным входом блока 6 памяти. Последний остается в режиме чтение-запись.Цикл опроса информации (см.фиг,5).По сигналу опроса "ОПР" через первый элемент ИЛИ 8 включается в работу счетчик 2 опроса, Через регистр 3 опроса производится чтение информации из блока 6 памяти, которое осуществляется следующим образом.При поступлении первого сигнала "ОПР" через первый элемент ИЛИ 8 по фронту сигнала в регистр 3 опроса записывается значение нуля, так как счетчик 2 опроса был обнулен в цикле приема информации и на его пер...

Номер патента: 1441388

Опубликовано: 30.11.1988

Авторы: Андреасян, Арутюнян

МПК: G06F 7/52

Метки: деления, чисел

...КОРОТК 1 Х ЧИСЕЛ ВЫГ 10 ЛНЯЕТСЯ ТОЛЬКО сдвинутая влево на два бита передача младшего слова делимого. Младшие два бита коммутатора 13 при сдвиге заполняются кулями .В конце цикла вычитания на выходах коммутаторов 13 и 14 формируется значение промежуточного делимого, старшее слово которопо представляет ,собой сдвинутое на два бита влево старшее слово делимого или результат вычитания в вычитателях 10-12 с приставленными справа, двумя старшими битами младшего слова делимого, а младшее слово представляет собой сдвинутое влево на два бита младшее слово делимого с заполненными нулями при сдвиге влево младшими битами. Старшее слово промежуточного делимого с выхода коммутатора 14 передается на регистр 5 делимого, а младшее слово с выхода...

Номер патента: 1441393

Опубликовано: 30.11.1988

Авторы: Гуляев, Литвиненко, Мохор, Плющ, Трейтяк, Труш

МПК: G06F 7/552

Метки: возведения, двоичных, квадрат, разрядных, чисел

...первые входы сумматоров 1(1)-(и 1) по модулю два устройства поступают значения разрядов числа, возводимого в квадрат, на второй вход сумматора 1(1) поступает 1, С помощьюсумматора 1(2 п) выполняется Функ рия сравнения, на первый вход данного сумматора поступает свертка пошод 2 левой части соотношения (1), навторой вход - свертка по шой 2 правойчасти. соотношения (1), а с выхода сум матора 1(2 п) снимается результатсравнения. При равенстве указанныхсумм по шо 42 на выходе устройства появится О, при наличии сбоя 50Формула изобретения Устройство для возведения в квад,рат и-разрядных двоичных чисел по ВНИИПИ Заказ 6289/52 Произв.-полигр. пр-тие, г. авт,св, Р 699521, о т л и ч а ю щ ее с я тем, что, с целью повышения надежности за счет...

Номер патента: 1443085

Опубликовано: 07.12.1988

Автор: Киричек

МПК: H02K 17/14

Метки: обмотка, отношением, пар, полюсов, трехскоростная, трехфазная, чисел

...р = 4 източек соединения двух катушечныхгрупп в каждой ветви. Концы четвертой, пятой и шестой ветвей, представляющие начала катушечный групп 10,6, 2, соединены с серединами первойвторой и третьей ветвей с порядковы;ми номерами соединенных между собойкатушечных групп 1-7-10, 9-3-6, 5-11-2 и согласным включением четных инечетных катушечных групп в точкахсоединения, иэ которых сделаны выводысоответственно А, В, С для числаФпар полюсов р = 2, а из начал четвертой, пятой и шестой ветвей, представляющих начала катушечных групп 4,12, 8, сделаны выводы соответственноА,г/В, Вг/В, С,/В, служащи для образования параллельных ветвей прир = 2 и р = 4 и вывода Фазы Иь длячисла пар полюсов р = 3 (Фиг. 1).Обмотка...

Номер патента: 1444747

Опубликовано: 15.12.1988

Авторы: Никулин, Огреб, Соловьев

МПК: G06F 7/02

Метки: выделения, чисел, экстремального

...накоторую подан минимальный входнойцифровой сигнал, первой формируетсигналединичного потенциала, который поступает на единичный вход соответствующего триггера 6 и формируетна его прямом выходе сигнал единичного потенциала, Данный сигнал поступает на первый вход соответствующего элемента И 3 и формирует на его выходе единичный потенциал, который поступает на выход индикации номера входа экстремального сигнала, поступает на соответствующий вход элементов ИЛИ-НЕ 4 других чисел, а также поступает на вторые входы всех соответствующих элементов И 5 -51 ЮфВ результате на выходе остальных элементов ИЛИ-НЕ 4 будет сформирокзн сигнал нулевого потенциала, который запретит прохождение выходных сигналов соответствующих линий 2 задержек на...

Номер патента: 1444748

Опубликовано: 15.12.1988

Автор: Попов

МПК: G06F 7/04

Метки: сравнения, чисел

...числаА, то на выходе элемента ИЛИ 7 форми. руется единичный сигнал. АналогичнуюФункцию выполняют элементы И 5 и ИЛИ8, определяя единичное значение сигнала на выходе элемента ИЛИ 8, когда АВ. 40Если числа А и В равны, то навыходах элементов ИЛИ 7 и ИЛИ 8Формируются единичные сигналы,Рассмотрим работу устройства,когда на входы 2 и 3 поступают коды 45чисел АВ, А = В и А (В.Пусть в первом случаена входы 2поступает позиционный код числа А =- 1000, на входы 3 - позциионныйкод числа В = 0001, во второмслучае на оба входа 2 и 3 поступаюткоды А = В = 1000, а в третьем .случае на входы 2 поступает код числа А = 0001, а на входы поступает код числа В = 1000,. 55Для указанных значений кодбв чисел работа устройства отражена втабл. 1, В табл, 1...

Номер патента: 1444749

Опубликовано: 15.12.1988

Авторы: Лукашева, Сычев

МПК: G06F 7/06

Метки: сортировки, чисел

...и значения. числа с выходов 21 и 23.14447494ответствовать последовательность равных чисел,Двоичный код числ а,=011 а,=000 а =001 а,=100 а =ОО а =101 50 После установки в "0" регистра1 и триггера 2на выходах элементов. ИЛИ 5 формируется очередной позиционный код 010111, а на входешифратора- код 010000. При этом5в регистр 12 результата принимается двоичный код 001, а в схемах 8 зи 8сравнения формируется единичный сигнал,10Элемент 9 запрета пропускаетсигнал с выхода схемы 8 з сравненияна вход элемента И 1 Оз, этот же сигнал закрывает по инверсным входамвсе последующие элементы 9 Ззапрета, тем самым не пропуская с выхода схемы 8 сравнения.По очередному тактовому импульсу с входа 22 значение числа 00 икод адреса А поступают в ЭВМ, в...

Номер патента: 1444753

Опубликовано: 15.12.1988

Авторы: Гузик, Карелин, Решетняк

МПК: G06F 7/50

Метки: вычисления, двух, разности, чисел

...54 инвертируется элементом НЕРАВНОЗНАЧНОСТЬ 10, а знак Б проходит через элемент НЕРАВНОЗНАЧНОСТЬ 11 без изменения, что и приводит к настройке устройства на требуемую операцию,. При необходимости реализации операций С= А+В и С = А+В на входы 13 и 14 подается двоичный код (0,0) . При этом знаки Б и Б 8 операндов не изменяются.Преобразователь прямого кода в дополнительный работает следующим образом. На вход 24поступает уровень логической "1", на управляющие входы22 поступает логический уровень, соответствующий знаку преобразуемого кода, а на все информационные входы 20; (д=1,п) поступают соответствующие значащие разряды кода,Если исходный код представляет положительное число то на управляющий вход 22. каждого узла преобразования...

Номер патента: 1444760

Опубликовано: 15.12.1988

Авторы: Гридчин, Квилинский, Соломонов

МПК: G06F 7/552

Метки: возведения, квадрат, последовательного, ряда, чисел

...элемента ИЛИ 3 устанавливается состояние логической единицы, в результате чего данные с выхода регистра 2 через группу элементов И 4 поступают на выход устройства и на вторую группу входов сумматора 1. Так формируется значение квадрата числа 1. Теперь на входы сумматора поступают операнды 1 х 2+ 1 и 1, сумма которых равна 4, т.е, квад- . рату следующего числа. Таким образом на первый вход сумматора подается в качестве операнда значение 20+1, а на второй вход сумматора - операнд, равный значению И 2 на выходе устройства, где М - текущее значение числа числовой последовательности. Тогда, с приходом строба числа и одновременно с появлением следующего чиела И+1 последовательности на выходе устройства появляется и значение квадрата...