Патенты с меткой «чисел»

Номер патента: 445041

Опубликовано: 30.09.1974

Авторы: Антоневич, Кулаков, Москаленко

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...а. -разрядных двоичнцх чисел А и В связаны с входаци частичных схем сравнения,Кащая част 11 ч 11 я схв;ла суав 11 ения СР:1 РпЧ Рант К ".- 3 РЯт 10 В,11 11 Ы СаИ 1 ИМ. -3мых чисел, по одной на каждый раз- ряд, подаются на схемы попарного совйадения и поотдельности на схемы анализа неравенства. Схемы 2 служат для выделения АВ, а схемы 3 - для выделения В ) А. При равенстве сравниваемых разрядов схемы попарнога совпадения формируют запрещающие потенциалы на входы обеих соответствующих схем анализа неравенства. В случае неравенства разрядов запрещающие потенциалы приходят из шин сравниваемых чисел только на одну из схем анализа неравенства.Злементы задержки формируют последовательность импульсов опроса по команде, разрешающей...

Номер патента: 446054

Опубликовано: 05.10.1974

Авторы: Немытов, Оранский

МПК: G06F 5/02

Метки: двоичных, преобразования, чисел

...из начального значения числа разрядов й по единице в каждом такте, до выхода из регистра 1 самого старпего значащего разряда числа Х, в результате чего триггер 7 перебрасывается в нулевое состояние и закрывает схему "И" 4. Вычисление окончено, и в счетчйке 2 теперь записано число К, равное значению характеристики искомого логарифма, а в реестре 1 записано приближенйое значение его мантиссы (фиг. 2 б), занимающее Все разряды регистра 1.Для вычисления антилогарифма (Операция потенцирования) в исходном состоянии все ячейки регистра 1, счетчика 2, триггеры 7 и 8 так же устанавливаются в нулевое состояние, В ячейку регистра 1, находящуюся слева от двоичной запятой, записывается "единица" 1 фиг. За). Затем в дробную часть регистра 1 В дюичном...

Номер патента: 446055

Опубликовано: 05.10.1974

Авторы: Бучинский, Домбровский, Дуда

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

..."И", подключены к информационному входу устройства, третьи входы четвертого и пятого элементов "И" соединены с соответств выходами первого элемента", третий вход третьего элемента "Иф подключен к инверсному выходу триггера, вход которого соединен со входом первого элемента задержки, при ятом выходы третьего четвертого и пятого элементов "И" через второй элемент "ИЛИ" подключены ко входу сложения второго регистра.Сущность изобретения поясняет ся чертежом.устройство для сравнения двоичных чисел содержит регистр 1 с вычитающим и регистр 2 с суммирующим счетным входами, линии задержки 3 триггер 4, логические схемы "И" 5,-5 и "ИЛИ" 6,р входы устройства 7-10,Устройство работает следующим образом.В йсходном состоянии регистры 1, 2...

Номер патента: 447706

Опубликовано: 25.10.1974

Авторы: Гольдштейн, Черновой

МПК: G06F 1/02

Метки: генератор, последовательностей, случайных, чисел

...преобразователя 8 предвари 733 бтельно устанавливается вероятностьпоявления на его выходе управляющего клапаном 9 сигнала, равногозаданному коэффициенту взаимнойкорреляции.После выдачи с выхода датчика5 трех чисел, с выхода счетчика14 поступает на управляющий входклапана 2 сигнал, закрывающий 1 с клапан. Формирование случайных чисел датчиком 5 прекращается.Преобразователь 8 после записи очередного случайного числа врегистре 7 формирует на своем выходе с вероятностью, равной заданному коэффициенту взаимной корреляции, сгнал, который поступаетна соответствующий вход клапана 9,разрешая перепись содержимого регистра б в регистр 5. Содержимоерегистра 6 при этом сохраняется,т.е. сигнал на выходе преобразователя 8 есть случайное...

Номер патента: 448459

Опубликовано: 30.10.1974

Авторы: Немытов, Оранский

МПК: G06F 7/38

Метки: двоичных, логарифмирования, цифровое, чисел

...мое Годер Науграсууе- СдЮигаувиийугиеуггрйа рюгисуутр С У 1 Ут а Утг ц Р оао,юаат 11 ттюгга : д;оаа, т 1111 О т увюпа = х+ тт у, 1 тт тпююю вОт ттт, 1Оаааютс+ ают, ОООО татас 1 + ту, тууаапюато Овт юю цоп в та У 01+ 111, тттт ттт г т ттт 1 а 12 ООО ттгтттттттгт Сумматор Оат,споаюа 1 сттотпас,саююааюаоюао аоа,сааюповооопо ООО,О 1111 пт 1000 тгт,;спасоОтав 111, ттт Оюоаа тцтп тг , 1 угюоааатот ттг, тттгтааоюцгг 11, тгтгттююсюат ааа,ююовюаатт ттт 11 11 тттт 1 тююпг Оса,воааоссоаттт ттт,ттгтттгттта 1 ттт,тутУто гтг, тттгтттттттт аао, Ооппюсаоопап пап, Оаппооасцооооао, а тт тат таюв т т т,та овцс та 1 ца 1 т, т г тпвоаотаус гтт,ттттааааотог тут, тттгггвовоцт впп,ппвоввс 111 1 1, 1 тт т 1 т 1 тсювт аао,псоаассвсттт ту,тт г т т 1 1 1 11 ют...

Номер патента: 448461

Опубликовано: 30.10.1974

Авторы: Гринблат, Солтан

МПК: G06F 7/39

Метки: деления, чисел

...сигнал, на основании которого из блока управления во втором такте на счетный вход целой части частного декадного счетчика 5 поступает импульс. Импульс второго такта из блока 7 также в этом случае осуществляет передачу числа делителя в сумматор в инверсном коде. Таким образом происходит вычитание из числа делимого числа делителя, в сумматоре остается остаток, а в счетчике частного записываются единица. Далее работа делителя повторяется: если остаток в сумматоре больше делителя, то в декадном . счетчике частного записывается число два, а в сумматоре .происходит-.:вычитание из первого остатка числа делителя. Так работа делителя продолжается до тех пор, пока остаток в сумматоре не станет меньше делителя. В этом случае со схемы...

Номер патента: 450166

Опубликовано: 15.11.1974

Автор: Карпов

МПК: G06F 7/385

Метки: вычислитель, двух, разности, чисел

...состояния, знаковые выходы 11 и 12, выход 13 число-импульсной последовательности.Работает вычислитель разности двух чисел следующим образом.Сигналом записи со входа 10 исходные числа записываются в счетчики 2 и 3, а триггеры 4 и 5 устанавливаются в исходное состояние по нулевым входам.При этом импульсы от генератора 1 через открытую схему И б поступают в счетчики 2 и 3, уменьшая их содержимое, Счетчик, в котором записано меньшее число, раньше установится в нулевое состояние. Если уменьшаемое больше вычитаемого, то раньше установится в нулевое состояние счетчик 3, сработает триггер 5 и на выходе 12 появится сигнал, указывающий, что разность положительна. При этом с единичного выхода триггера 5 через схему ИЛИ б на вход схемы И 7...

Номер патента: 450167

Опубликовано: 15.11.1974

Авторы: Кочетов, Лобов, Невская

МПК: G06F 7/39

Метки: двоичных, деления, чисел

...12. Схема 4 определения номера старшей единицы слова, в зависимости от знака, преобразует остаток в прямой код и подсчитывает номер старшей единицы в коде остатка, т. е. количество нулей между знаковым разрядом и старшей значащей единицей. Результат подсчета, равный количеству нулей, поступает на управление схемой сдвига остатка 8 и схемой сдвига и формирования частного 12. Остаток, поступивший на схему сдвига остатка 8, сдвигается влево на количество нулей в нем, т. е. нормализуется, и поступает на второй вход сумматора 5. На первый вход сумматора 5 через преобразователь кода 6 с регистра делителя 7, в соответствии со знаком остатка, поступает код делителя. Для положительного остатка код делителя - инверсный, а для отрицательного...

Номер патента: 450168

Опубликовано: 15.11.1974

Автор: Гладкий

МПК: G06F 7/39

Метки: пакетного, умножения, чисел

...точность перемножения); блок5 из т реверсивных счетчиков; блок 6 из ти выходных схем; генератор 7 двух случайных чисел Р, и Ре; входной регистр 8 для хранения чисел первого пакета ти схем 9 сравнения 30 чисел; схемы 10 перемножения знаков по тосУ2; схемы ИЛИ 11; схему 12 сравнения чисел; входной регистр 13 для хранения т чисел второго пакета; переключатель 14.Устройство работает следующим образом.В приемные регистры блоков 1 заводятся числа перемножаемых пакетов (в качестве некоторых пакетов могут выступать и скаляры). В тактовые моменты времени на схемы сравнения каждого блока 1 поступает случайное число и числа пакета, в результате на каждом из т выходов блока 1 будет появляться случайная последовательность импульсов с...

Номер патента: 450170

Опубликовано: 15.11.1974

Авторы: Грибок, Обуханич

МПК: G06F 7/39

Метки: деления, импульсных, кодах, представленных, чисел, число

...11 образуют пересчетную схему с коэффициентом пересчета 1: Л. С выхода схемы сравнения 8 снимается целочисленное значение результата деленияМУ= и заносится через распределительМный блок 9 в декады целой части блока приема результата. После окончания поступления число-импульсного кода делимого М вырабатывается импульс Окончание записи, который перебрасывает триггер 12 управления реверсом, в результате чего реверсивный счетчик 11 переключается в режим вычитания и схема И 14 открывается по первому входу. На третий вход схемы И 14 поступает сигнал разрешения при наличии в счетчике 11 остатка от деления. При отсутствии остатка деление прекращается,При наличии остатка импульсы с выхода схемы И 14 поступают на вход реверсивного счетчика 4 и...

Номер патента: 451078

Опубликовано: 25.11.1974

Автор: Базылев

МПК: G06F 7/385

Метки: двоичных, сложения-вычитания, чисел

...с выходом вентиля 15 сброса знаковых разрядов, первый вход которого подключен к шине 14 опроса триггера одинаковых знаков, а второй 45 вход - к единичному выходу триггера одинаковых знаков 13, и триггеры 20 запоминания переносов из триггерных тетрад сумматора, единичные входы которых соединены с соответствующими выходами тет рад 2 сумматора и третьими входами последующих тетрад сумматора, причем выход последней тетрады 1 знакового разряда сумматора соединен с третьим входом первой триггерной тетрады сумматора, четвертые же вхо ды всех тетрад сумматора соединены с шиной26 установки тетрад сумматора в состояние 0110, пятые входы всех его тетрад за исключением тетрады знакового разряда - с соответствующими выходами вентилей 21 коррек ции,...

Номер патента: 451164

Опубликовано: 25.11.1974

Авторы: Петровский, Ростиславов

МПК: H03B 29/00

Метки: генератор, десятичных, случайных, чисел

...13 которого соединен с источником питания 14. Второй неподвижный контакт 15 переключателя связан с генераторами запускающих импульсов 12.0 Генератор работает следующим образом,При подключении напряжения питания генераторы 1, 2 запускающих импульсов, например мультивибраторы, начинают вырабатывать импульсы, поступающие на декатроны 25 3, 4, В результате чего на декатронах 3, 4 появляются импульсы напряжения. Последние поступают на матрицу 5. Каждой комбинации импульсов на входе матрицы 5 соответствует сигнал на определенном ее выходе. В силу ЗО того, что генераторы 1, 2 независимы, а ча451164 Предмет изобретения Составитель Е. Ковалева ктор А. Зиньковский Техред А. Дроздова Корректоры: В. Петрова и О. Данишевааказ 1074/15ЦНИИПИ сударстве...

Номер патента: 452827

Опубликовано: 05.12.1974

Авторы: Грубницкий, Трушков

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...т, е. в качест 30Ве тактовых импульсов используется запаэды/вающая последовательность. Если какиелибо одноименные разряды регистров 8 и 9находятся в состоянии "Оф, то опережающий импульс пройдя схемы "Иф 3 -3 и З 5В1формирователи 10, устанавливает эти разряды в состояние ф 1 ф. Разность сравниваемых чисел при этом не меняется, поскольку к обоим сравниваемым числам добавляется одно и то же число. После этого навход регистров 8 и 9 поступает тактовыйимпульс запаэдывающей последовательности.Импульс переноса с выходов рассмотренных одноименных разрядов регистров 8и 9 появляется сразу же при поступлениина их входы тактового импульса. Послеприхода тактового импульса в регистрах8 и 9 записываются новые числа, а с помощью опережающей...

Номер патента: 453688

Опубликовано: 15.12.1974

Автор: Гребенников

МПК: G06F 7/04

Метки: двоичных, сравнения, схема, чисел

...2 и 3. Входами ячейоединеиия эмиттеров транзистоорами; другие выводы последних вместе и подключены к базе 1. Выходом схемы является точия коллекторов транзисторов 1 ь 1, через резистор 4 подключенных к нику питания.Схема работает следующим образом, При поступлении на входы с-й ячейки одинаковых двоичных чисел, например двух единиц, разность напряжений между входами а,. и Ь, будет равна нулю. Вследствие этого ток в базе транзистора 1; равен нулю и транзистор заперт, что является сиго налом о совпадении -х разрядов сравниваемых чисел, Только в том случае, когда все ячейки выдадут такой сигнал, напряжение на выходе С может стать высоким, Появление этого напряжения является сигналом совпадения сравниваемых чисел А и В.При наличии...

Номер патента: 454550

Опубликовано: 25.12.1974

Авторы: Ковалевич, Курчидис

МПК: G06F 37/385

Метки: классов, остаточных, системе, сложения, чисел

...матрицы 7. На остальных (г+1) входахматрицы 7 для обоих слагаемых установленнулевой потенциал.С помощью матрицы 7 и 8 производитсясложение слагаемых чисел, образованныхгруппами схем ИЛИ 3 и 4.С помощью схемы управления 9 производится анализ результата сложения, полученно:о на выходах суммы матриц 7 и 8. Схема 9вырабатывает управляющий сигнал / и егоинверсию. На выходе схемы 9 управляющийсигнал г принимает нулевое значение, если результат сложения на выходах суммы матриц7 и 8 меньше величины основания Р, Тогда свыходов суммы матриц 7 и 8 результат сложения соответственно через комбинационные схемы 11 и 12 проходит на группу схем И 13, При этом используются все десять выходов матриц 8 и только первые (г+1) выходов матриц 7.5 Работа...

Номер патента: 455484

Опубликовано: 30.12.1974

Автор: Ибрагимов

МПК: H03K 13/24

Метки: двоичного, десятичногоо, сравнения, чисел

...разрядных переключателей 4, 5,б, триггера 7, схемы ИЛИ-НЕ 8 и одногорезистора 9.В исходном состоянии триггер 7 устацавливается в положение, обеспечивающее единичный сигнал ца его выходе. Переключатели 4,бб переводятся иа заданное десятичное число. На входы дешифраторов 1, 2, 3, подаютпоследовательно двоично-десятичные числа, зо иачицающиеся с нулевой, комбинации. На выходах устройства присутствуют сигналы: А (В до момента достижения равенства, Л=В на время равенства чисел и Л)В с момента превышения равенства.При установке на переключателях заданно. го числа диоды в,каждом разряде оказываются подключенными через соответствующие пе. реключатели к резистору 9 и образуют схе. му И. Сигнал ца выходе схемы И до достижения равенства чисел...

Номер патента: 465628

Опубликовано: 30.03.1975

Авторы: Исмаилов, Комшилов, Кондаков, Сысоев, Тюленев

МПК: G06F 1/02

Метки: датчик, случайных, чисел

...и с входом триггера 7, выход которого соединен со сдвигающим входом последнего, не охваченного обратной связью, разряда регистра 5 и с входом делителя 8 частоты. Вы.ход делителя подсоединен к вторым входам элементов И 3 и 4, С выхода последнего зо разряда регистра снимгпотся случайныс бинарные числя.465628 Г 1 редмет изобретен ия Составитель А, Карасев Техред Т. Миронова Редактор И. Грузова Корректор Н. Аук Заказ 4900 Изд, Ьа 1328 Тираж 679 Подписное ЦНИИПИ Государственного когиитета Совета Министров СССР по делив изобретений и открытий Москва Ж, Раушскаи паб., д. 4/5МОТ, Загорский филиал 3Устройство работает следующим ооразом, Источник 1 случайных импульсов вырабатывает случайные по моментам появления импульсы постоянной...

Номер патента: 466500

Опубликовано: 05.04.1975

Авторы: Гаврилов, Кравченко, Шапиро

МПК: G06F 1/02

Метки: генератор, случайных, чисел

...распределения мгновенных значений, его дальнейшее преобразование с помощью устройств квантования и формирование случайного сигнала в виде последовательности случайных чисел с нормированными вероятностями появления и задаваемым коэффициентом корреляции,Работа устройства поясняется на временной диаграмме (фиг, 2).Генератор работает следующим образом, Импульсы случайной частоты и амплитуды У, генерируемые первичным источником 1, поступают на вход блока формирования импульсов 2, на выходе которого получается последовательность однополярных импульсов Уь, равной амплитуды, но случайных по моментам появления. Далее импульсы, проходя через фильтр низких частот 3, преобразуются в инфранизкочастотное случайное напряжение К. Закон распределения и...

Номер патента: 466506

Опубликовано: 05.04.1975

Автор: Кальтя

МПК: G06F 5/00

Метки: двоичный, классов, код, кода, остаточных, преобразования, системы, чисел

...счетчи многовходовую схему И 5 и блок уп ния 6, содержащий триггер управлени вентиль 8.Устройство работает следующим обра Исходное состояние устроиства - нулевое состояние счетчиков 1 и 2, регистров 3 и триггера 7 блока управления. Значения остатков кодового слова СОК вносятся в соответствующие приемные регистры. По сигналу Пуск триггер 7 устанавливается в единичное состояние, разрешая поступление импульсов счетной сетки через вентиль 8 на входы счетчиков 1 и 2. В момент поразрядного совпадения состояний соответственно счетчика 2 и регистра 3 схемой сравнения 4 вырабатывается сигнал, поступающий на вход схемы И 5. В момент совпадения входных сигналов всех схем сравнений 4 появляется выходной сигнал схемы И 5, который возвращает...

Номер патента: 466508

Опубликовано: 05.04.1975

Автор: Дуда

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...после числа на входную шину 10 сигнал сброса через схемы И 3 и ИЛИ 4 устанавливает регистр 2 в исходное состояние, а через линию задержки 7, и ИЛИ 4, перезаписывает двоичное число, находящееся в регистре 1, в регистр 2, если разрешающий потенциал на шинах выборки наибольшего 8 или наименьшего 9 из следующих одно за другим чисел и триггер 6, - в единичном или нулевом состоянии соответственно и не перезаписывает двоичное число, находящееся в регистре 1, в регистр 2, если триггер 6, - в нулевом или единичном состоянии соответственно.При этом триггер 6 и регистр 1 сигналом сброса через линию задержки 7, и схему ИЛИ 4 З устанавливаются в исходном состоянии.При поступлении на вход устройства следующего сравниваемого числа операция сравнения...

Номер патента: 466510

Опубликовано: 05.04.1975

Авторы: Григорович, Максименко

МПК: G06F 7/50

Метки: двоичных, разрядных, сравнения, чисел

...1111 С 51 сВХОДНЬСМ дЛ я;1) и 1; (0) - функции, выраоатысваемые блоком 2 сравнения.Блоск срдвснония 2 реалсизует следующие лописчеакие функцпц;д) фусгкцсси вьсбора максимального числа: б) функцИю признасса того, что в г-х разрядах ссравниваемых чисел содержатся все нули;; (О) = а",. э 2 э.г;2",., (4) эгв) функцию признака того, что в 1-х разрядах сравниваемых ицсел содержится более одной единицы: г1) -- а;.Ю;: ,а";. г". 1 . , /а", т,; / ,/р",.гл, Сравнение одноименных разрядов происходит со стороны старших разрядов. Это достигается тем, что На первые входы блоков последовательного опроса старших л-х разрядос всех чисел постоянно подается потенциал Но шине 3 единичного уровня. При анализе и-х разрядов возможны следующие случаи: 40а, во...

Номер патента: 468231

Опубликовано: 25.04.1975

Авторы: Добрис, Яковлев

МПК: G06F 1/02

Метки: генератор, псевдослучайных«, равномерно, распределенных, чисел

...можно достичь Щ -кратного ускорения работы генератора псевдослучайных чисел, Такой алгоритм работы генератора и реализуется схемой, показанной на чертеже, В этой схеме триггеры со счетным входом выполняют операцию суммирования по мо, дулю "2" в соответствии с уравйением,а триггеры с установочными входами - функцию хранения предшедствуюших состоМний первых (- 3 П ) разрядов регистра.Генератор псевдослучайных чисел рабо тает следующим образом. В исходном состоянии в регистр сдвигазаносится произвольное, но не нулевое Поскольку каждое последующее састояниерегистра образуется в результате сдвига вправо на один разряд содержимого регистра,в предыдущем такте и записи в освободившийся разряд символа Оф или "1 ф с выхода сумматора цепи обратной...

Номер патента: 468237

Опубликовано: 25.04.1975

Авторы: Карнаух, Пелюнский

МПК: G06F 7/02

Метки: сравнения, чисел

...модуля числа, а положительный знак кодируется нулем в допол 11 ительнол 1 разряде счетчика. При поступлении на вход счетчика отрицательного числавысокий потенциал присутствует на входеуправления 4 и счетчик включен в режимвычитания,При этом в счетчике образуется двоичный обратный код модуля числа, а знак кодируется единицей в дополнительном разрядес че 1 ч.икаЗнак числа и выходы разрядов счетчика 1( число А) подаются на сравнивающий блок6, на вторые входы которого подаютсязнак и выходы разрядов числа регистра 51 число В). После. того как число А запишется в счетчик 1, а число В в регистр 5,по команде, которая поступает на вход 17,сравнивающий блок производит поразрядноесравнение чисел А и В, начиная со старшего разряда, которому...

Номер патента: 469969

Опубликовано: 05.05.1975

Авторы: Громов, Малин, Минаев, Панферов, Тетерин, Фельдман

МПК: G06F 7/39

Метки: двоично-десятичных, умножением, чисел

...синхропотенциалов, соответствующих принятому в накопителе расположению операционных регистров, а также для формирования вспомогательных сигналов управления,Первая схема И 6 служит для обнаружения десятичного переноса из п в (и+ 1) разряд частичного произведения, вторая схема И 7 - для управления прохождением информации со сдвигового регистра на вход схемы двоично-десятичного сложения.Структура расположения операционных регистров в динамическом накопителе и соответствующие этим регистрам потенциалы считывания/записи, приведенные на фиг, 2, приняты в отечественных ЭКВМ Искраи ИскраМ.В соответствии с принятым расположением регистров в исходном положении множимое расположено в регистре 8, множитель в регистре 10, регистр 9 образует вместе...

Номер патента: 470802

Опубликовано: 15.05.1975

Авторы: Евсеев, Когутенко, Куземко, Ситников, Утяков

МПК: G06F 3/12

Метки: вывода, информации, представлением, фазоимпульсным, чисел

...4 и многоустойчивые элементы 5, согласующие схемы 6, подключенные к исполнительным элементам 7 например соленоидам печати, формирователь 8 и преобразователь кода 9 с блоком управления 10.Устройство работает следующим образом.При включении устройства с блока управления 10 на преобразователь кода 9 подаются сигналы и устанавливают его в исходное состояние, при котором на его информационном выходе отсутствует сигнал,С приходом импульсов синхронизации с 10 блока управления 10 на вход преобразователякода 9 на его информационном выходе появляются импульсы, фаза которых относительно нулевого выхода генератора констант 1 несет информацию о состоянии опрашиваемой дека ды, которые через формирователь 8 поступают одновременно на все схемы...

Номер патента: 470823

Опубликовано: 15.05.1975

Автор: Кочкарев

МПК: G06G 7/34

Метки: матриц, собственных, чисел

...матрицейА.На чертеже представлена блок-схема предлагаемого устройства. Устройство содержит генератор гармоник 1 и блок 2 формирования для формирования несинусоидальных сигналов, моделирующих строки заданной матрицы А Аь , А и произвольный начальный вектор У,. Выходы блока 2 подключаются к преобразователям средней мощности 3, сигналы с выхода которых через масштабные операционные усилители 4 и управляемые ключи 5 подключаются на суммирующую точку считывающего операционного усилителя 6. Выход усилителя 6 подключен к входам преобразователей мощности 3. Управляемые ключи 5 переключаются с частотами ь, т. е. с теми же частотами, которые подаются на вход блока 2 от генератора гармоник (цепи управления на чертеже не показаны),Предлагаемое...

Номер патента: 470826

Опубликовано: 15.05.1975

Авторы: Илюхин, Критьян, Летунов

МПК: G06F 17/18

Метки: вероятностное, двух, деления, чисел

...работает следующим образом.В регистре 7 устанавливается код делимого, а в регистре 8 - код делителя. Затем происходит сравнение этих двух крдов на схеме сравнения 12. Если код делителя меньше кода делимого, то на выходе схемы сравнения 12 появляется потенциал, открывающий элемент И 5, и тактовый импульс, поступающий на вход элемента И 5 по шине опроса 6, пройдя через элемент задержки 13, поступает на шину сдвига 9 и осуществляет сдвиг содержимого регистра 8 в сторону старшего разряда. Кроме того, этот импульс подается на вход реверсивного счетчика 14 и увеличивает его содержимое на единицу, Затем опять происходит сравнение кодов регистров 7 и 8 на схеме сравнения 12 и, в случае наличия потенциала на ее выходе,...

Номер патента: 473179

Опубликовано: 05.06.1975

Автор: Штурман

МПК: G06F 5/02

Метки: двоично-десятичных, двоичные, универсальный, чисел

...Управляющий импульс для данного разряда Й переводит переключатель эквивалентов 1 на считывание из блока 2 двоичного эквивалента (10) Число ячеек блока2, который в частном случае может быть реализован в виде диодного шифратора, равняется числу преобразуемых десятичных разрядов исходного числа К,Выбранный двоичный эквивалент (10),поступает на вход формирователя 3, с выхода которого снимается полный комплект издевяти эквивалентов для каждого разрядаК. Двоичные эквиваленты (Ь; 10")у которых Ь; представляет собой степень числа 2(т, е. 1; 2; 4 и 8) вырабатываются засчет сдвига исходных эквивалентов (10"),.Сдвиг на соответствующее число тактов осуществляется с помощью элементов линии задержки формирователя 3 в сторону старшихразрядов. Остальные...

Номер патента: 473181

Опубликовано: 05.06.1975

Авторы: Дунец, Субботин

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...этого в нем выходы всех феррит-транзисторных ячеек объединены между собой и соединены со входом запрета феррит-транзисторного ключа, а входы управления этого ключа и феррит-транзисторных ячеек подключены к шине опроса.Блок-схема устройства представлена на чертеже,Устройство содержит феррит-транзисторный ключ 1, регистры 2, 3 и феррит-транзисторные ячейки 4.Устройство работает следующим образом.В зависимости от значений одноименных разрядов регистров 2, 3 все поразрядные феррит-транзисторные ячейки 4 могут находиться в двух различных состояниях: при различных значениях разрядов феррит-транзисторная ячейка этого разряда готова выдать импульс по сигналу опрос, а при одиаковых - феррит-транзисторная ячеика н одготовлена к выдаче импульса...

Номер патента: 473184

Опубликовано: 05.06.1975

Автор: Епишин

МПК: G06F 11/10

Метки: вычетов, модулю, три, формирования, хранения, чисел

...задержки.Это позволяет осуществить непосредственное воздействие двоичных сигналов в соответствии с их весовыми функциями и задержанных сигналов переноса на схемы ИЛИ при формировацш вычетов чисел 01, 10, 11.На чертеже показана схема устройства.Оцо содержит два триггера 1 и 2, соединенных обратньцц связями в кольцо, два элемента ИЛИ 3 ц 4, выходы которых соединены со счетными входами триггеров, и два элемента задержки 5 и 6 в цепях обратной связи,Устройство формирует вычеты чисел 01, 10, 11. Двоичные разряды кода, вычеты которого требуются получить в соответствии с их весовыми функциями с помощью коммутационной аппаратуры, подаются на входы элементов 3 и 4, Причем разряды кода, имеющие значение весовой функции, равное 1, подаются на...