Патенты с меткой «чисел»

Номер патента: 595729

Опубликовано: 28.02.1978

Авторы: Глухова, Пешков

МПК: G06F 7/385

Метки: десятичных, сложения, чисел

...11 и блока коррекции 16 И в триггерах 57 переноса блока управления занесением кода слагаемого в сумматоп 27 устанавливается нулевое значение.В тетоадах 5 сумматооа 1 устанавливается код 0110. Циклическое сммировэнцсдесятичных операндов начинается по сигналу блока управления 40, который появляется одновременно с поступлением по кодовьм шинам слагаемых 38 первого слагаемого (Операцда 1, который заносится в регистр с.чагалОго 11 ц блок коррекции 16.Если знак первого операнда отвццатсл 1,н 1,ц 1, то его тетрады фиксирчотся в блоке коррекции 16 в обратном коде, а в регистре слагаемого 11 - в инверсном коде. В этом случае на выходе 49 блока управления 40 будет присутствовать сигнал, что при н левых значениях во всех триггерах 57 переноса...

Номер патента: 595732

Опубликовано: 28.02.1978

Автор: Великолуг

МПК: G06F 7/50

Метки: вычитания, сложения, фазо-импульсной, форме, чисел

...1 р импульс с фазой вы 1 цтасмоО 6 чсрсз элс.Гцт 1, 11 5 ц ИЛИ 7 стдпдвлцВдст трпггср 36 В цсходцос состояцпГ, благодаря чему прохождсцце и.пульсов цл вход и;рвого разряда пдкопптсл 1 ПОГО счстчша 9 прГкрлц 1 лстся. и В цсм О 1 сдзь 1 Вастся 31 ф 11 ксцровлццым рсзультлт ш 1 чпслсцця разности в песвом разпядс. Прп Вь 1111 слсцпп слсдОгцсГО пдзря 1 л разности разряд ".ф 1 сп 5 П 1 дсмоО ципО мсц ьц 1 П 51) и л 1 , т. Г. процзВГст 31 см ГДЦЦЦЦЫ В РДЗПЯДГ;1 СС 51 ТКОВ ПРЦ ВЫПСЛСНЦЦ разряда ГП 1 шпц. С этой целью импульсом послсдовательцостц Рп (фцг. 2, б) в момснт через элсмсцт 11 1, открытый Гдцццчцымц потсцц ллд.,1 п с прямого вьодл трцггсра 28 и 11 нвсрсного Выхода триггера 36. персключается В Гдпцп:пос состояцпс трцггср 30 (фпг. 2, )....

Номер патента: 596943

Опубликовано: 05.03.1978

Авторы: Брик, Лушпин

МПК: G06F 7/385

Метки: двоичных, разрядных, сложения, чисел

...со входами переносов младших разрядов соответствующих сумматоровпоследующих ступеней,Структурная схема устройства изображе-на на чертеже,Устройство состоит из тп -разрядныхсумматоров 1, расположенных ступенями2-4, Выходы сумм сумматоров 1 предыдущей ступени (2,3) соединены с соответствуюшими входами операндов сумматоров 15 в сумсоот(2 тп+1) Известны устройства для сложения нескольких чисел, состояшие из последомтельно соединенных ступеней, в которыхвыходы предыдущего слоя соединены совходами последуюшего слоя 11, 2)Однако неоднородность структуры такихустройств затрудняет применение большихинтегральных схем для их построения,Наиболее близким техническим решениемк изобретению является устройство длясложения Ив тт.-разрядных,...

Номер патента: 596958

Опубликовано: 05.03.1978

Авторы: Батырев, Орлов, Павлов, Сазонов

МПК: G06F 7/58, G06F 7/70

Метки: времени, интервалы, случайные, случайных, чисел

...19, сигналов запросов.Преобразователь в режиме генерации случайных временных интервалов по сигналу запросов работает следующим образом.Переключатель 15 ставят в положение Б О (напряжение, соответствующее логическому нулю). Напряжение 11 О с переключателя 15 поступает на элемент НЕ 16, с выхода которого логическая 1 поступает на.первый элемент И 17 и тем самым разрешает прохождение сигналов запросов с выхода элемента 4ИЛИ 18 через элемент И 17 на нулевой вход первого триггера 5, устанавливая его в нулевое состояние. На инверсном выходе триггера 5 появится единичное значение сигнала, что позволит сформировать на выходе третьего формиро 5 вателя 10 сигнал разрешения считывания значения кода начального участка с блока 9 задания начальных...

Номер патента: 598072

Опубликовано: 15.03.1978

Авторы: Жабин, Корнейчук, Тарасенко

МПК: G06F 7/385

Метки: вычитания, сложения, чисел

...для предс,авпения операндов испопьзуется симметричная избыточнаядвоичная система счиспения с цифрами 2,1,01,2,Пифры 2,1,1 и 2 кодируются сЬответственно тремя разрядами неизбыточного двоичного кода 101, 110, 001 и 010,а цифре 0 соответствует код 000 нли 111.Перед выполнением операции спожениятриггер 10 устанавливается в единицу, атриггеры 5 и все разряды сумматора 1устанавливаются в нупевое состояние. Слагаемые на входы устройства поступают состарших разрядов, причем к начапу каждогого цикла вычисления на шины 4 первогослагаемого поступает код 1-го разряда первого слагаемого, а на шины 11 второго слагаеЬмого поступает код-го разряда второгослагаемого. В процессе сложения эпементйИ 8 допопнитепьной группы закрыты триггером 10, В...

Номер патента: 599264

Опубликовано: 25.03.1978

Авторы: Полисский, Цингауз

МПК: G06F 7/04

Метки: двух, разности, чисел

...времени сравнения по отношению к.известному 2. блока сравнения подключен ко входампервого триггера, третьего эпемента ИЛ 1и первого элемента И, выход которого соедсо входом спожения второго двоичногосчетчика и с одним из входов второго эпмента ИЛИ, четвертый выход блока сравнения подключен ко входам второго триггера, третьего элемента И и ко входу втрог:о элемента И, выход которого соединесо входом сложения первого двоичногосчечика и с другим входом второго элементИЛИ; выход которого соединен со входомвторого разряда счетчика разности, другивходы первого и второго триггеров соеди. ны с шиной начальной установки, а их .вьъды подключены к входам первого и второгоэлементов И соответственно, выход третьего элемента ИЛИ соединен с другим...

Номер патента: 601691

Опубликовано: 05.04.1978

Авторы: Боюн, Малиновский, Писарский

МПК: G06F 7/385

Метки: п-разрядных, суммирования, чисел

...устройстводля суммирования и -разрядных чисел,содержащее сумматор, блок управления,и входных элементов И, первые входыта которых соединены с первым выходом блока управления, счетчики и элементы "И" 3Недостатками этого устройства являются;Например, для случая К =1000, И =30 и где 1 - задержка переноса в одном разряде сумматора;1- длительность импульса;ф - время задержки нарастания фронта 10 на выходе схемы И; иолучим выигрыш по быстродействию для предлагаемого устройства по сравнению:- сумматором со сквозным переносомЯ =9 раз;- сумматор с частично-групповым переносом при числе групп равным шести 20Й =6 раэ;- сумматор с параллельным переносомЯ = З,ЗФ 4,8 раэ,Кроме существенного выигрыша по быстродействию, предлагаемое устройство...

Номер патента: 601719

Опубликовано: 05.04.1978

Авторы: Белов, Сильвестров

МПК: G06J 1/00

Метки: двоичных, сравнения, цифро-аналоговое, чисел

...разрядов в зоне В (см. фиг. 2). Второй вход - гг второй группы ло гических элементов И 16 подключен к логическому злегонту И 7 вьабатываоще:чу признак нахождения,значения входного кода по группе младших;разрядов в зоне Л или В (см. фиг. 2), а значение, кода обравной 45 связи по хглалшимразрядам,в зоне С. Таким обр азом, группы младших,разрядснв входного кода и,кола обратной связки,с учетом логической 1, добавленной в гг-разряд, будет поочередно, в еоответслвии,с раГниой триг гера 10, поступать через группу логических элементов ИЛИ 16, на вход, преобразователя кода в напряжение 17. Разиость напряжений на,вьходе преобразователя (7 в,первый и второй полупериоды триггера 10 будет про порциональна разяости чисел, зажсанлых в группах...

Номер патента: 602940

Опубликовано: 15.04.1978

Авторы: Жабин, Корнейчук, Сидоренко, Тарасенко

МПК: G06F 7/04

Метки: сравнения, чисел

...прием кода с блока вычитания 1, анализ разрядов этого блока и сдвиг содержимого блока возможны, так как блок вычитания 1 является сдвигаюшцм, а следовательно, каждый разряд блока вычитания 1 должен быть построен ца паре триггеров или ца триггерах с внутренней задержкой) .Предположим, что в результате суммирования сигнал ца выходе сумматора 6 це появился. В этом случае триггер 8 не изменяет своего исходного состояния. Тогда во втором такте цикла вычислений с шины 1 б поступает сигнал ца вход узла управления 5, со второго выхода которого поступает сигнал на цепь приема кода блока вычитания 1. В результате этого к содержимому блока вычитания 1 прибавляется код разряда а; первого операнда ц вычитается код разряда о, второго операнда. В...

Номер патента: 602941

Опубликовано: 15.04.1978

Авторы: Жабин, Корнейчук, Макаров, Тарасенко

МПК: G06F 7/38

Метки: возведения, двоичных, квадрат, чисел

...- 1 у = О,если - 1 М; (1.1, если М; )З.К; = И; - 2 у;, где х; - очередной разряд операнда (х, с .1,О, 1,), 45 Х; - содержимое сумматора 2 (в нем записано известное к этому времени значение операнда, (Х) .- .у, - очередной разряд вычисляемой функции (у;Е(1,0)1,К,., - содержимое сумматора 4 к каналу 1-го цикла вычислений,И; - содержимое сумматора 4 в 1-ом цикле вычислений, 1 = 1,2 и + 3. В исходном состоянии в старшем разряде 55 сдвигаюшего регистра 1 записана единица, в остальных разрядах - нули. В сумматорах 2, 3 записаны нули. Вычисление функции осуществляется в(и + 3) циклах, каждый из которых состоит из трех тактов. В первом такте (каждого 1-гоцикла) на информационные входы 12, 13 поступает значение очередного разряда операнда...

Номер патента: 602975

Опубликовано: 15.04.1978

Авторы: Виксна, Пояс

МПК: G07C 15/00

Метки: генератор, псевдослучайных«, чисел

...4 111111000000000000000000 000000111111000000000000 000000000000111111000000 000000000000000000111111 ОООООО 1 1 0000 1 10000 1 1 0000 110000000000001100001100 001100001100000000000000 000011000011000011000000 : 000000001010001010001010 001010000000100001100001 100001100001000000010100 010100010100010100000000 000000000101000101000101 000101000900010010010010010010010010000000101000101000101000101000000000 При отсутствии необходимости получения максимальной периодичности возможно использование распределителя 4 на меньшее число выходов, при этом уменьшается число идентичных входов в группе, однако свойст- ва матриц соединений остаются теми же. Соответствующие информационнве входы мультиплексоров 5 соединены друг с другом и с...

Номер патента: 603986

Опубликовано: 25.04.1978

Авторы: Полисский, Цингауз

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...25в исходное состояние, в результате чего появляется сигнал на первом входе элемента И 29,вторых входах элементов И 35, 36 и 40, снимается сигнал с первого входа элемента И 30,2 В и подсчет импульсов в счетчике 8 наименьшего числа прекращается. Импульс с выхода элемента ИЛИ 26 перебрасывает триггер 24. Появляется сигнал на его прямом выходе, следовательно, на третьих входах элементов И 35,втором входе элемента И 27 и первом входе25 элемента И 22. Импульс с выхода элементаИЛИ 26 подается на вторые входы элементовИ 21 и 22, проходит через элемент И 22, очищая счетчик 5, в результате чего закрываетсяэлемент И 23.Поскольку появился сигнал на первом входеэлемента И 29, счетные импульсы с выхода элемента И 3 через элемент И 29 начинают...

Номер патента: 603987

Опубликовано: 25.04.1978

Авторы: Полисский, Факторович

МПК: G06F 7/04

Метки: классов, максимального, минимального, остаточных, представленных, системе, чисел

...элементов ИЛИ - НЕ 2 п 222, имеется единичныйсигнал, свидетельствующий о неравенстве сравниваемых чисел нулю,Управляющий элемент И 9 закрыт, так какотсутствует сигнал на его третьем входе (хо 20 тя бы один из остатков, записанных в гп - хразрядах регистров сравниваемых чисел, неравен нулю),На выходах и входах элементов И 4 иИЛИ - НЕ 5 имеется сигнал. На входы схемсравнения 14 и 15 остатки, записанные в(ш + 1)-ных разрядах регистров сравниваемых чисел, не поступают, так как закрыты выходные элементы И 1211212, (на вторых входах этих схем сигналы отсутствуют).После включения единичный импульс появляется на первых входах выходных элементов И,121 ,1212 , разрешая перезапись соде ржимого тп-ных разрядов регистров сравниваемых чисел через...

Номер патента: 605209

Опубликовано: 30.04.1978

Авторы: Полисский, Факторович

МПК: G06F 5/02

Метки: классов, остаточных, перевода, полиадическую, системы, чисел

...регистра 1 подаются на вхо 1 своего дсшифратора 3. Результат дешифрации,псрезаписывастся в свои сумматоры 4. ОдновремонИо с 3) этим значение а перезаписывается в свой разряд выходного,регистра 7 и поступает на вход преобразователей 2 в дополнительный код, после чего значсшс Р, - а 1 также попадает на вход дешпрраторов 3. Результаты пер,. Бой и второй дешифрации подсуммпруются в сумматорах 4, на Выходе сумматора 4, соответствующсго моду;по Рг, появляется значение Рг, которос псрезаписывастся в свой разряд выходного регистра 7 и поступает на вход 1) блоков 5 умножения, где осуществляется умножение(ЗаР,) птос 1 РаР,) п 1 ос 1 Р 4, (11 аР,) птах Р,Значения нропзвсдсний преобразуются з идополнитсльный код в преобразователях...

Номер патента: 605211

Опубликовано: 30.04.1978

Авторы: Герцовский, Орехов

МПК: G06F 7/38

Метки: вычисления, логарифма, чисел

...всякий ра; после записи В счвт 1 ик характ(.ристики 1 каждой очсредной К-й единицы кода характсристики. Происходит это из-за того, что код счстчикя характеристики дешифрирустся дсшифра:ором характеристики 2, выходы которого являются управляющими для входов псрво о дсшифратора 3, к которым они подклю:еиы, .РЯЗРСШЯСТ ПРОХОжДСНИС сСРСЗ ЦСРВЫй ДСЦИфратОр 3 С дСЛИТСЛЯ ссЗСО)Ы МнуЛЬСОВ ТОЛЬКО той частоты, которая иоступаст на соотистствуОцие управляемыс входы первого дсшифраторя 3 с подключенного к этому входу выхода триггера делитсля частоы 8, выходия астота импульсов которого меньшс в два раза входной частоты импульсов, поступОцих на сго счетный вход. Таким образом, ири поступлснии на устройство для вычислсния логарифма числа первых...

Номер патента: 607216

Опубликовано: 15.05.1978

Автор: Дубовец

МПК: G06F 7/385

Метки: вычитания, десятичных, чисел

...сумм полусумматоров 7 и 8, а также выход элемента 2 И - ИЛИ 9 являются выходами 14 - 17 устройства.Одноразрядные двоичные вычитатели 1 - 4 могут быть синтезированы по нижеприведенным логическим уравнениям:я,.:х, уч ху,.чача,чх; учх; у;чб; чхц чх;у а.,= х, у ч х; у,. ч а, ч х; у;30 где х; - сигнал уменьшаемого в 1-м разряде;3, - сигнал вычитаемого в 1-м разряде; с 1, -- сигнал заема из 1-го разряда;К - сигнал разности в 1-м разряде;г.+4 - сигнал заема из старшей тетрады. Эти вычитатели имеют три входа: уменьшаемого х;, вычитаемого ; и заема с 1;.Полусумматорыи 8 являются типовыми комбинационными и подключены соответственно к одноразрядным вычитателям 2 и 3. Между собой полусумматоры соединены цепью переноса. Полусумматор 7 по первому...

Номер патента: 608154

Опубликовано: 25.05.1978

Авторы: Войнов, Курников

МПК: G06F 7/02

Метки: двоичных, разрядных, сравнения, чисел

...вход 7, информационные входы 8, 9 прямого и инверсногозначений разрядов первого числа соответственно, информационные входы тО, 1 прямого иинверсного значений разрядов второго числа60854 формула изобретения ЦНИИПИ Заказ 2 ВО 2/ЗЭ Тираж 826 Подписное филнлл ПОП к Патенте, г. Ужгород, уя. Проектная. 4 3соответственно, выходные шины устройства 12, 3, 14.Устройство работает следующим образом, В исходном состоянии на выходах всех элементов И - НЕ 2 н 3 присутствует уровень кода еднннцы, а на выходах элементов И 4 - уровень кода нуля. Прн этом на выходных шинах 12, 13, 14 устройства отсутствуют коды признаков сравнения.Пусть сравниваемые числа равны (А = В), Прн этом на выходах всех элементов И - НЕ 2 и 3 присутствуют уровни кода единицы,...

Номер патента: 608155

Опубликовано: 25.05.1978

Авторы: Полисский, Факторович

МПК: G06F 7/04

Метки: выраженных, классов, остаточных, системе, сравнения, чисел

...на равенство 15, коммутаторы 16, 17, элемент ИЛИ 18Устройство работает следующим образом.При включении единичный сигнал появляется на первом выходе распределителя импульсов 11. и поступает на вход коммутаторов 16,17, разрешая поступление чисел А и В в блок.,сравнения на равенство 15, Через группы элементов И 7 блоков преобразования 1 и 2 поступают остатки сс,и А, на вычйтающие входы сумматоров 4, где осуществляется вычита 11 ие А - а н. В - Дсоответственно.В случае неполучения сигнала равенства вблоке сравнения на равенство 15, который че- .рез блок сравнения И запретил бы выполнениедальнейших операций (сигнал А ) В илиА ( В является сигналом останова схемы),результат вычитания из сумматоров 4 перезапнсывается через группы элементов ИЛИ...

Номер патента: 610103

Опубликовано: 05.06.1978

Авторы: Власов, Гребенников

МПК: G06F 7/00

Метки: двоичных, сортировки, чисел

...и являющейся функцией количестваанализируемых чисел Х и ранга выбираемогочисла й, причем А =. М + 1 - К.Если выходной результат узла 2 анализаколичества единиц больше или равен константесравнения, то на выходе узла 4 сравнения об эразуется сигнал логической единицы, если меньше - то нуля, Выходные значения узла 4сравнения записывают в регистр 5 результатав качестве старшего разряда выделяемого кода, а также подают на управляющие входыэлементов 3 управления, которые производятлогические. преобразования исходных И чисел.Каждый узел управления 3 устанавливаетвсе разряды соответствующего сдвигающего регистра анализируемых чисел 1 в состояние О,если на его выходе зафиксировано состояние Оги на выходе узла сравнения, каждый элемент...

Номер патента: 610107

Опубликовано: 05.06.1978

Авторы: Власов, Гребенников

МПК: G06F 7/06

Метки: двоичных, сортировки, чисел

...сравнения с константой сравнения А,Если выходной результат узла анализа количества единиц больше или равен константе сравнения, то иа выходе узла 4 сравненияобразуется единица, если меньше - то нуль,20Выходное значение узла 4 сравнения записывают в регистр 5 результата в качестве старшего разряда выделяемого числа, а также подают на управляющие входы элементов преобразования 3.25Каждый элемент преобразования. 3 запирает выходной сигнал соответствующего сдвигающего регистра, 1 и выдает на соответствующий вход узла 2 анализа количества единицзначение О в течение всех последующих тактов работы устройства, если на выходе сдвигающего регистра 1-О и на выхОде узласравнения,4 - 1; каждый элемент 3 преоб-.разования запрещает выходной сигнал...

Номер патента: 612244

Опубликовано: 25.06.1978

Авторы: Петров, Тощева

МПК: G06F 7/38

Метки: возведения, квадрат, коде, представленных, унитарном, чисел

...к счетному входу счетчика ик входу установки в фОф триггера, управляющий вход устройства соединен с управляющим входом сумматора, а такие через .элемент эадеркки подключен ко второму 2 входу третьего элемента И, выходыпер.вого н третьего элементов И через элемент ИЛИ подключены к входу опроса состояний счетчика, вж которогр . соединены с соответствующими эдодащф 80 сумматора, выхбд и а Исоединен с входом у 1триггера ,2.Цель иэобретемня - упрощение ус"тройства.Для этого в предлагаемом устройствеединичный выход триггера является выходом первого разряда устройства, выход второго. разряда устройства соединен с миной нулевого потенциала,разрядные зысоды сумматора являютсявьэсодами (3- П ) разрядов устройства.Состояние выхода первого...

Номер патента: 618739

Опубликовано: 05.08.1978

Авторы: Полисский, Факторович

МПК: G06F 7/04

Метки: классов, остаточных, системе, сравнения, чисел

...и записаны сравниваемые числа. После включения сигналом по шине 19 через элементы ИЛИ б, б,бп осуществляется определение чисел А, , , , Х и перезапись их в схему сравненйя 17. Схема сравнения 17 определяет мини мальное из этих чисел () и пода- ет его значение иа вычитающие входы сумматоров 2 , 2 г, ",2,п через открытые элементы И. 5 ", 5 г, 5 в. Величинами,вычитается из всех сравниваемых чисел. Одновременно величина а с выхода схемы сравнения .17 подается непосредственно на вход сумматора 8 и через открцтйй элемент И 15 поступает иа вход суйматора 10. После вычитания величины из всех сравниваемых чисел и добавления этой величийы в регистры 11 и 12 сумматоры 2, 2,.2 П устанавливаются в нулевое состояние и управляющий сигнал с выходов...

Номер патента: 620976

Опубликовано: 25.08.1978

Авторы: Боровиков, Димант, Недвига

МПК: G06F 7/02

Метки: п-двоичных, сравнения, чисел

...нвапементы И 4, 4,4 д поступаетс триггеров З, 3,Зп разрешающий потенциал. При подаче импульса сдви-га нв входную шину 10 устройства числав к(пьцевых сдвигвющих регистрах З,Зе,31 сдвигаются на одну позициюв сторону старших разрядов. При этомпрямой сигнал с выхода каждого регистра через элементы И 41, 4 41 паступает ыа выходы алементаИЛИ 7, на4выходе которого возникает сигнал, еслив сравниваемом разряде хотя бы одногоиз чисел имеется ф 1 ф. Этот сигнал пь.ступает на управляющие входы каждойсхемы сравнения 2, 2,2 п. Приэтом на выходе любой схемы сравнения2 е 2,21 возникает сигнал сбросасоответствующего триггера З, 3,Зв том случае, если информация в сравниваемом разряде данного кольцевого сдвигаюаего регистра 8 8,8 1 совпа-,дает с "Оф. С...

Номер патента: 620977

Опубликовано: 25.08.1978

Авторы: Титков, Федоров

МПК: G06F 7/02

Метки: сравнения, чисел

...чисел стф пусгнмой погрешностью йсгве провпдитЬнекоторой доневоэмакн о,елью изоб функционал ва путемчисел с то досгнга ройст 26 кодов Э сгве ин рого эп гьнм исные Изоорегение относится к обпастн автоматики и вычиспигепьной техники иможет быть использовано в юформвпионно измерительных системах н устройствах дискретной автоматики,Известно устройство дня сравнениячисел, содержащее элементы ИЛИ, НЕ,входные элементы И первого и второгочиспа, соединенные с поразрядньв.и элементами И дешнфрагора несаответсгвия и с эпеменгамн И анализирующейсвеово 111. Это тстройство ореавввввчено дпя работы с числами, редсгавпенными в параппепьном коде. Недостаткомустройства является его сложность,Наиболее близким техническим решением к предложенному явпяегся...

Номер патента: 622078

Опубликовано: 30.08.1978

Авторы: Веселый, Селиванов, Скибенко

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...., 1 п) - элементИ 3, элементы ИЛИ 4, 5. Каждая ячейкаимеет входные шины прямого 6 и инверсного 7 значения кода соответствующего разряда и выходные шины 8.Работает устройство следующим образом.При реализации функции сравнения двухчисел пусть сравниваются два двоичных числа Л и В, где А=аь аг, , аВ=Ьь Ьг, "., 15Ь. На входные шины 6 и 7 ячейки 1, поступают соответственно сигналы Ь 1 и аь наразрядные шины 6 и 7 ячейки 1, - сигналыЬг и а, , на разрядные шины 6 и 7 ячейки1 п - Ьи а. Тогда на выходной шине 820ячейки 1 реализуется функцияС,=- а,Ь, х/ а,Ь, (а, / Ь,) х/ 1 аЬМ)( (а, Х/Ь)(а,Х/Ь) (ап 1/Ьп 1),что соответствует функции сравнения двухи-разрядных двоичных чисел.В случае если А)В, то вырабатываетсянулевой сигнал (с=О), а если А(В...

Номер патента: 622135

Опубликовано: 30.08.1978

Авторы: Баканович, Колобаев, Меньков, Попов

МПК: G07C 15/00

Метки: двоичных, коррекции, равновероятных, чисел

...- к входу делителя 5, блок 6 элементов И 7 - 10,входы которых соединены с входами устройства, с выходами триггера 3 и с первым 5выходом делителя 5, блок 11 элементов И12 - 15, входы которых подключены к выходам блока 6 и делителя 5, блок 16 элементов ИЛИ 17, 18, входы которых соединеныс выходами блоков 6 и 11. Делитель 5 состоит из триггеров 19 и 20 и элемента И 21.Работает устройство следующим обр азом.Входное случайное число подается в парафазном коде, поэтому делитель 5 меняетсвое состояние при каждом поступлении 15входного числа и разрешает формированиесигнала на выходе одной из схем совпадсния блока 6 элементов И.Элементы 1 и 2 задерживают прохождение входных сигналов на входы триггера 3 20в течение интервала времени т,...

Номер патента: 622136

Опубликовано: 30.08.1978

Авторы: Глова, Кирьянов, Мансуров, Песошин, Тарасов

МПК: G07C 15/00

Метки: псевдослучайных«, случайных, формирования, чисел

...чисел, состоящего из регистра 6 сдвига, блока сумматоров 4 по модулю два. В этом случае на выходе разрядов регистра сдвига имеется последовательность чисел максимального кодового кольца, которая через блок 7 сопряжения поступает через выход 9 в канал вычислительной машины,Г 1 ри прерывании программы необходимо обеспечить возможность продолжения генерирования псевдослучайной последовательности (с того момента, где произошло прерывание) при возврате к данной программе. Для этого запоминается состояние разрядов регистра сдвига в момент прерывания через выход 9 блока 7 сопряжения и при возвращении в прерванную точку состояния разрядов регистра сдвига восстанавливаются через вход 10 блока сопряжения. Этим достигается возможность работы...

Номер патента: 623201

Опубликовано: 05.09.1978

Авторы: Макеев, Черкачов

МПК: G06F 7/38

Метки: возведения, квадрат, п-разрядных, чисел

...16 четвертого разряда выходного сумматора и со входом комбинационного сумматора 17 группы 18 и 26т,д, Выходы элементов И группы (-1)го разряда регистра 1 соединены совходами групп комбинационных сумматоров, выходы которых соединены с (21-1),(2 -2), (И) разрядами выход"ного сумматора. Выходы элементов И 9группы 8, относящейся к ( И "1)-муразряду регистра 1, соединены со входами групп 19-22 комбинационных сум,сматоров , выходы которых соединенысо входами 23 - 26, (2.И -1), (2 И -2)до ( И+1 ) разрядов выходного сумматора.Выходы переносов из группы,комбинационных сумматоров, выход которой соединен с К -ым разрядом выходного сумматора, соединены со входами группысумматоров 17, выход которой соединенс ( К+ 1) -йм разрядом выходного сумматора....

Номер патента: 623204

Опубликовано: 05.09.1978

Авторы: Манахов, Чуватин

МПК: G06F 7/39

Метки: двух, празрядных, умножения, чисел

...операндов в регистрыиа шину 10 входа управляющего импульса умножения подается импульс. Еслитриггер старшего разряда регистрамножителя находится в состоянии20ффедииица, то импульс появляетсяиа выходе первого элемента И блока 7и суммирует соответственно сдвинутыйкод множимого на сумматоре 5, Импульсс выхода первого элемента И блок 7,задержанный на один такт на первомэлементе задержки блока 9 черезпервый элемент ИЛИ блока б поступает в следующий разряд множителя. Поскольку триггер старшего разряда множителя находится в сос"тоянии единица, второй элемент блока6 ив пропускает уйравляющий импульсумножения на первый элемент ИЛИ блока б. Если триггер старшего разряданаходится в нулевом состоянии, то управляющий импульс умножения...

Номер патента: 625204

Опубликовано: 25.09.1978

Автор: Крылов

МПК: G06F 7/385

Метки: двоичных, сложения, чисел

...7, блок 8 подсчета количества единиц сумм и переносов и блок управления 9. Йостигается это тем, что устройствосодержит блок подсчета количества еди 15ниц сумм и переносов, входы которогоподключены к выходам сумм и переносовосновного накапливающего сумматора,Алгоритм сложения имеет вид 20 Сравнение+ С - Р2 Справедливость этого алгоритма может быть проиллюстрирована на примере.с 40 сложения двоичных чисел. Сложение в случае, когда ошибокнет,50Контрольные разряды (количества 1" в каждом числе) Складываемые числа ППИППП0110111000111010 С=э С=5 Сл=4 Р=6 0101 01 ОО 1001 1 01 01 000 Целью изобретения является повышение достоверности выпопнения сложения путем построения устройства сложения двоичных чисел, позволяющего обнаружить любое...