Патенты с меткой «чисел»

Номер патента: 1783513

Опубликовано: 23.12.1992

Автор: Горшков

МПК: G06F 7/49

Метки: матричный, модулю, умножитель, ферма, чисел

...входы элементов 85-8 п И подключены соответственно к четвертым ВХОдаМ ЭЛЕМЕНТОВ 72-7 пИЛИ-НЕ И СООтветственно к выходам инверторов 54 - 5 п, ВЫХОД ЭЛЕМЕНта 8 п+1 И ПОДКЛЮЧЕН К трЕтЬЕМу ВХОду ЭЛЕМЕНта 7 пИЛИ-НЕ И ПЕРВО- му входу элемента 9 ИЛИ, второй вход которого подключен к входу (и+ 1)-го разряда множимого, а выход является выходом (и+ 1)-го разряда результата.Выходы одноразрядных сумматоров бп,1, бп, и являются выходами )-разрядов результата, Второй вход одноразрядного СуММатсра бп, 1 ПОДКЛЮЧЕН К ВХОду ЛОГИ- ческого нуля устройства,Устройство функционирует следующим образом.Умножение выполняется, как и в обычном умножителе, "в столбик", но с учетом операций сдвига и сложения по модулю Ферма.Чтобы упростить реализацию устройства...

Номер патента: 1783516

Опубликовано: 23.12.1992

Авторы: Авгуль, Костеневич, Лазаревич, Подрубный, Терешко

МПК: G06F 7/50

Метки: коде, последовательном, сложения, четырех, чисел

...которого соединен с информационным входомпервого триггера, а третий вход соединен свыходом переноса второго однораЗрядногодвоичного сумматора, выход суммы которого соединен с выходом устройства,5 10 рядные регистры 13, 14, 15 и 16 для хранения и-разрядных операндов, участвующие в сложении и сдвигающий п+2)-разрядный регистр результата,Информационные входы устройства 7, 8 и 9 соединены с входами сумматора 1, Информационный вход 6 соединен с .первым входом сумматора 2, вход переноса которого соединен с выходом первого триггера 4, второй вход сумматора 2 соединен с выхо 20 дом суммы сумматора 1. Выход триггера 5 соединен с первым входом сумматора 3, второй вход которого соединен с выходом переноса первого сумматора 1, вход переноса...

Номер патента: 1783519

Опубликовано: 23.12.1992

Авторы: Кряжев, Подрубный

МПК: G06F 7/52

Метки: двоичных, разрядных, умножения, чисел

...коммутаторовпри работе устройства, представленнаяна фиг. 12, поясняет работу коммутатора.Устройство для умножения 8-разрядныхдвоичных чисел (фиг. 1) включает регистрмножимого 1, сдвиговый регистр множителя 2, распределитель 3 сигналов, блок перемножения 4 два блока суммированиячастичных произведений 5 и 6, коммутатор7 и 7-разрядный регистр 8 задержки, причемвход множителя 9 устройства соединен синформационным входом сдвигового регистра множителя 2, выходы 2,1-2,8 сдвигово-,го регистра множителя 2 соединенысоответственно со входами 4 Л,8 разрядов множителя блока перемножейия 4, входмножимого 10 устройства соединен с информационными О-входами триггеров 1.11,8 регистра множимого 1, входы Чразрешения записи которых соединены соответственно...

Номер патента: 1783520

Опубликовано: 23.12.1992

Авторы: Добрынин, Кашарин, Косой, Хромушин

МПК: G06F 7/52

Метки: двоичных, деления, чисел

...- Вь В соответствии с преобразования кода делителя поступает управляющим кодом кодделителя с инфор- на второй информационный вход первого мационных входов второго коммутатора 10 сумматора 4 в дополнительном коде, В перпоступает на его выходы в виде В 2, т,е, вом сумматоре 4 производится вычитание умноженным на множитель нормализации 5 нормализованного кода делителя из кода 2 (т,е. код делителя на выходе второго ком- делимого, Результат вычитания определяетмутатора 10 оказывается сдвинутым относи- ся по логическому сигналу с выхода (и+2)-го тельно своего положения на разряда первого сумматора 4, сигнал с кото- информационных входах второго коммута- рого инвертируется элеМентом НЕ 5 и посту- тора 10 на К разрядов в сторону старшего 10...

Номер патента: 1783526

Опубликовано: 23.12.1992

Авторы: Башлыков, Борисов

МПК: G06F 7/58

Метки: генератор, случайных, чисел

...- на первом выходе блока 7, что приводит к открытию первого ключа 3. В первом случае сигнал с вихода блока 7 сравнения разрешает счет счетчику 8 и на его информационный вход поступает очередной импульс ГТИ 1. Этот же импульс проходит через ключ 3 и к содер 10 жимому накапливающего сумматора 11 прибавляется постоянное целое число Я. Далееописанные выше процессы повторяются,Если сигнал логической единицы формируется на первом выходе блока 7 сравнения, который подается на управляющий вход ключа 3, то по импульсу ГТИ 1 целое ся до появления импульса на выходе переполнения счетчика 12, рассчитанного на и импульсов. По этому импульсу производится перезапись содержимого счетчика 8 в 25 регистр 9, которое и является возможнымзначением...

Номер патента: 1784966

Опубликовано: 30.12.1992

Автор: Мельник

МПК: G06F 7/06

Метки: сортировки, чисел

...Бетчера, По высокому потенциалу тактового импульса в блоки 12, 13 оперативной памяти по адресам; поступающим из блока 18 постоянной памяти записывается первая пара входных чисел, Задним фронтом первого тактового импульса из содержимого счетчика 20 вычитается единица.Во втором такте аналогичнопроизводится запись в блоки 12, 13 оперативной памяти второй пары чисел, а. из содержимого счетчика 20 снова вычитается единица. После приема последней М/2-й пары чисел содеркимое с етчика 20 становится равным нулю, что говорит о завершении первого этапа. Сигнал с выхода счетчика 20, поступает на счетный вход счетчика 21, прибавляя к ето содержимому единь цу; проходит через схему 22 ИЛИ, записывая из блока 17 в счетчик ".,2 количество тактов,...

Номер патента: 1784971

Опубликовано: 30.12.1992

Авторы: Синяк, Шостак

МПК: G06F 11/00, G06F 7/50

Метки: запятой, плавающей, сложения-вычитания, чисел

...информационный вход которого соединен. с выходом пятого коммутатора, управляющйй вход пятого коммутатора - с выходом первого узла управления коммутатором; первый вь 1- ход второго сдвигателя соединен с первым входом седьмого коммутатора, выход кото-.рогосоединен с первым входом узла сравнения четностей, выход которого является первым разрядом выхода признака ошибки устройствавыход мантиссы результата которого соединен со старшими разряда ми выхода седьмого коммутатора, старшйе разряды второго входа которого сбедйнены с входом константы устройства, амладшие разряды - с первым выходом второго сдвигателя, выход знака 10 мантиссы результата - с первым выходом узла обработки знаков, пятый вход которо-; го соединен с выходом переноса...

Номер патента: 1784972

Опубликовано: 30.12.1992

Авторы: Ермаков, Заболотный

МПК: G06F 7/50

Метки: дополнительном, коде, сложения, чисел

...разрядность операндов), входы а, Ь операндов одноразрядных сумматоров 1,.,4 с первого по (и)-й соединены с входами 7 соответствующих разрядов первого (а) и второго (Ь) операндов устройства ( =, 1; п), а выходы суммы (Я) соединены с выходами 8 соответствующих разрядов результэта устройства, выходы Сн 1 переноса -го одноразрядного сумматора ( = 1 п), соединенные входами переноса (3+1)-го одноразрядного сумматора, выход Сп+1 перенаса и-го одноразрядного сумматора соединен с входом переноса дополнительного одноразрядного сумматора 6, входы операндов которого (ап+1, Ьп+1) соединены соответственна с входами ойерандов ав, Ьп и-го одноразрядного сумматора 5 и подключены к входам 9 знаковых разрядов входного операндов, выход суммы...

Номер патента: 1784973

Опубликовано: 30.12.1992

Авторы: Акулова, Органов, Сурду

МПК: G06F 7/52

Метки: двоичных, умножения, чисел

...+ 1)-ю пару разря 17 разрядов регистра 2 формируются логи- дов, то количество тактов умножения равноческие сигналы первого и второгодвойчных . и/2 + 1,разрядов множителя, которые поступаЮт Блок 13 (фиг, 2) формирования пардво на входы элементов И 4, 5, 8. а также на 50 ичных разрядов утроенного значения мновторой 26 и третий 27 входы блока 13. Нажителя представляет собой параллельныйвыходе 15 нулевого разряда регистра 2 вдвухразрядный двоичный сумматор, Онпервом такте присутствует сигнал логиче-: . формирует очередную пару двоичных разского нуля, который подается на входы эле- рядов кода утроенного значения мйожителяментов И 7 и на первый вход 25 блока 13, 55 путем суммирования очередных пар двоичБлок 13 формирует на своих выходах 18 и...

Номер патента: 1784977

Опубликовано: 30.12.1992

Авторы: Акулова, Корниенко, Органов

МПК: G06F 7/552

Метки: возведения, двоичных, квадрат, разрядных, чисел

...3, первый вход (2 гп+1)-го элемента И 17 третьей группы в-й линейки соединен с выходом 12 переноса (2 в)-го двоичного полусуммэтора 7 блока 3, вторые входы элементов И 17 третьей группы в-й линейки подкл очсны кт етьему выходу 5 (е)-го дешифратора 2, дешифратора, подключенном ко вторымреть мувыходы д-х элементов И 17 третьей группы входам элементов И 17, и разрешает ере-и (б = 1, 2, , 2 в) соединены со входами б-х дачу двоичных разрядов сформированной в элементов ИЛИ 14 той же линейки, выходы блоке 3 предварительной суммы через элекоторых подключены ко входам й-х разряд менты И 17 и ИЛИ 14 на входы разрядных ных сумматоров 1 (и = 2 п, 2 ев), сумматоров 1, Блок 3 формирует предваривыходы 2 а-го и (2 гл+1)-го элементов И 14 тельные суммы"...

Номер патента: 1785080

Опубликовано: 30.12.1992

Авторы: Ремизов, Червяков

МПК: H03M 7/18

Метки: преобразования, системе, сок, чисел

...1 х 2хпКоэффициенты и степени основанияпредставлены в системе остаточных классов по осднованиям Р 1,Р 2,Рп. Тогда всоответствии с правилами сложения и умножения в системе остаточных классов получим;0(х) = ( аР ХР аР ХР,1=Используя свойства полинома 0(х), запишем выражение (1) с коэффициентами истепенями И, выраженными в СОК в видеГ01= Х аЖДИ,)=1,пПолучимА= ( 7, а 1Р 1 Й,алфТаким образом, для образования числаМ в СОК необходимо значение г констант,являющихся степенями ч и Мконстант,соответствующих возможным значениям аьРассмотрим перевод числа 102 из десятичной системы в СОК с основаниями Р 1=3,Р = 5, Рз = 7. Основание системы й =10й =1=(1,1,1), Н"=10=(1,0,3), Ь 2 = 100= (1,0,2)ао=(2,2,2); а 1 = 0 = (0,0,0); а 2 = 1 =(1,1,1)102=(21+01+11,...

Номер патента: 1786485

Опубликовано: 07.01.1993

Авторы: Быков, Жабский, Умеренко

МПК: G06F 7/58

Метки: генератор, псевдослучайных«, чисел

...нэ второй выход поочередно аз,а 4.ап и т,д; вплоть до случая, когдана первом входе будет число ап, а на втором ап. Одновременно на первом такте появляется единичный сигнал, на втором таКте20 блока управления, разряжающий подсчетчисла совпадающих кодов счетчиком 5.Поскольку второй выход коммутатора 2соединен с первым входом второй схеМы. сравнения 4, то в течение указанных (О)25 тактов происходит последовательное сопо- .ставление чисел а 2,аз, ,ап с Агр, Первая схема сравнения осуществляет попарноесопоставление чисел аь 1=1,и, выдавая насвоем выходе "равно" сигнал каждый раз,30 когда коды совпадают, т.е. если а=а ( );1=1, и, )=2,и,Для проведения такого сопоставленияи и - 1требуется2тактов,35 Количество таких совпадений фиксируется...

Номер патента: 1791812

Опубликовано: 30.01.1993

Авторы: Вдовиченко, Игнатьев, Кишенский, Христенко

МПК: G06F 7/06

Метки: сортировки, чисел

...наибольшего, на входе 17 должен быть установлен (и поддерживаться в течение ввода всех чисел данного массива) нулевой потенциал. При выводе младшими числами вперед - единичный потенциал на входе 17. При нулевом потенциале на входе 17 появление сигнала начала массива на входе 15 вызывает срабатывание элемента И 23 и устанавливает триггер 25 в единичное состояние, которое поддерживается в течение всего текущего ввода массива чисел, С приходом первого тактового импульса, задержанного на время установки триггера 25, триггер 8 первого узла сравнения устанавливается в единичное состояние; впоследствии по мере поступле ния тактовых импульсов триггеры 8 и 9 блоков 1 последовательно заполняются "единицами", определяя режим работы устройства...

Номер патента: 1791813

Опубликовано: 30.01.1993

Авторы: Дрозд, Кузнецова, Полин

МПК: G06F 7/52

Метки: деления, константу, типа, чисел

...разрядов сумматора 6соединены с соответствующими входами1791813 10 15 20 А/(2 +1)=Х А=-2 Х+Х. 45 50 55 делителя на 2 7, выходы остатка которогосоединены с первыми входами соответствующих элементов И группы 8, выходы которых являются выходами 15 остатка результата устройства, выход младшего разряда промежуточного регистра 2 соединен с первым входом элемента ИСКЛОЧАЮЩЕЕ ИЛИ 4, второй вход которого соединен с информационным входом млад- щего разряда промежуточного регистра 2, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4 соединен с выходом старшего разряда остатка результата устройства 15 и с первым прямым входом элемента И-НЕ 10, второй прямой вход которого соединен с первым входом первого элемента И группы 8, инверсный выход заема счетчика 9...

Номер патента: 1793437

Опубликовано: 07.02.1993

Авторы: Вдовиченко, Каменский, Кишенский, Христенко

МПК: G06F 7/02

Метки: сортировки, чисел

...увеличивается на единицу. Сигнал с элемента И 13, кроме того, поступает на счетный вход элемента -счетчика 12, содержимое которого уменьшается с каждым синхроимпульсом на единицу, отсчитывая таким образом текущее число чисел массива. 30 После окончания ввода массива с вводом последнего числа одновременно с записью его (увеличение на единицу соответствующего счетчика 5) сигналом с 35 элемента 13 счетчик 12 устанавливается в нулевое состояние, в результате чего на его выходе появляется положительный потенциал, снимая положительный потенциал с входа элемента И 13 и тем самым запрещая 40 прохождение синхроимпульсов на вход устройства. Этот же положительный сигнал с выхода счетчика поступает на элемент И 14 и, совпадая с. положительным...

Номер патента: 1793438

Опубликовано: 07.02.1993

Авторы: Гайда, Ищенко, Кожемяко, Кутаев, Мартынюк, Степанов

МПК: G06F 7/06

Метки: сортировки, чисел

...522 и 524 элементов И блоков 511,.,51 к объединены и подключены таким образом, что (в) входы элемента ИЛИ 541 блока 51 подключены к выходам (2 К)-х элементов И 55 групп 522 и 52 д элементов И блоков 511, ,51 к, (п 1-1) входы элемента ИЛИ 542 - к выходам 21-х элементов И 55 групп 522 и 524 элементов И блоков 51151 к, Выходы элементов ИЛИ 531 и 532 блока 51 подключены к суммирующим входам 21-1)-го и 2 Е-го счетчиков 515 п 1 соответственно, а выходы элементов ИЛИ 541 и 542 - к вычитающим входам (2 К)-го и 2 К-го счетчиков 515 п соответственно.Блок 21 загрузки номеров чисел в счетчики (фиг. 4) содержит счетчик 56 и р демультиплексоров 57157 р(где р = о 92 гп), причем вход сброса и суммирующий вход счетчика 56 подключены к входам начальной...

Номер патента: 1795449

Опубликовано: 15.02.1993

Авторы: Кишенский, Кузьмин, Панова, Христенко

МПК: G06F 7/06

Метки: сортировки, чисел

...1, соответствующий коммутатор 4 знака коммутирует на выходы либо непосредственно информационные разряды числа с входа 2, либо инвертированные значения информационных разрядов с выходов элементов НЕ 3.510 15 20 25 30 35 40 45 5055 Коды с блоков б поступают на блоки сравнения 10, конструктивно образующие треугольную матрицу, причем выход 1-го На блоки сравнения 5 числа поступают в следующем формате: старшие раэряды - разряды ранга; далее - инвертированный знаковый разряд; младшие разряды - информационные разряды числа, Таким образом, реализуется следующий принцип: числа большего ранга заведомо больше любых чисел низших рангов; для чисел одного ранга положительные числа больше любых отрицательных независимо от абсолютного значения; из...

Номер патента: 1795456

Опубликовано: 15.02.1993

Авторы: Боровицкий, Лунькин, Марковский, Меликов, Пустовойтов

МПК: G06F 7/52

Метки: деления, чисел

...итерации второй, четвертый и третий операционные блоки 2 формируют согласно выражениям(13)-(15) значения а, С и б соответственно, которые с приходом очередного ТИ заносятСя в регистры операционных блоков,Значение Ья=0, хранящееся в регистре операционного блока 2.1 на втором этапе вычислений не изменяется,Итерационный процесс на втором этапевычислений продолжается до тех пор, покав результате выполнения очередной 1-ойитерации все в разрядов дробной части кода а поступающего с первого выхода операционного блока 2,2 на третий вход блокауправления 1 станут равными единице либовсе в разрядов дробной части кода а станут равными нулю, В этом случае на второмвыходе блока управления .1 будет сформи ровано единичное значение признака...

Номер патента: 1797112

Опубликовано: 23.02.1993

Авторы: Шостак, Яськевич

МПК: G06F 7/52

Метки: умножения, чисел

...может быть конструктивно выполнена в виде операционного модуля (на фиг.1 показан штрих-пунктирной линией), реализованного, например, как большая интегральная схема. Устройство для умножения чисел работает следующим образом.В исходном состоянии буферные регистры 3, 4 и регистры 15, 16 блоков 5 обнулены, в регистре 1.хранится без знака р-разрядный 2"-ичный код множимого (пЕ - разрядный двоичный код), Здесь предполагается, что множимое и множитель представлены в двоичнокодированной 2"-ичной системе счисления, т,е. каждый разряд какмножимого, так и множителя представляетсобой набор из к двоичных цифр, Умножение е устройстве осуществляется эа 2 п+ттактов.10 15 20 25 30 35 40 45 50 55 В каждом из и первых тактов работы устройства на его вход...

Номер патента: 1797119

Опубликовано: 23.02.1993

Авторы: Бережной, Оленев, Червяков

МПК: G06F 11/08, H03M 7/18

Метки: классов, код, кода, контролем, остаточных, ошибок, позиционный, преобразования, системы, чисел

...Рр, Сумматор по модулю 9-накап 5 ливающего типа, количество разрядов соразмерно с величиной Рл. Блок умножения10 выполняет операцию арифметическогоумножения величин остатка по модулю отчисла а; на 81 - ортогональный базис.Устройство работает следующим образом.На вход 17 запуска подается импульс,который устанавливает триггер 4 в единичное состояние и одновременно устанавливает первый 2 и второй 11 счетчики внулевое состояние, Единичный уровень свыхода триггера 4 подается на вторые входыпервого 5 и второго 7 элементов И, что раз-решает прохождение тактовых импульсов с20 тактового входа 16 на счетный вход первогосчетчика 2,При поступлении первого тактового импульса на счетный вход первого счетчика 2на.его выходе...

Номер патента: 1798780

Опубликовано: 28.02.1993

Авторы: Боев, Лысенков, Назипов, Филюстин

МПК: G06F 7/58

Метки: генератор, случайных, чисел

...4 поступает первый импульс и переводит его в состояние "1". Этот же импульспоступает на вход элемента 40 задержки, Свыхода счетчика 4 числа у = 1 поступает вблок 23 умножения и вычитатель 27. В последнем происходит вычисление у. - 1, Результат поступает в блок 12 умножения,В блоках 23 и 12 умножения происходитсоответственно вычисление произведенийЦ и Щ), результаты поступают соответственно в сумматоры 22 и 13, В сумматорах 22и 13 в зависимости от настройки происходит соответственно вычисление сумм илиразностей хо ." Ье и хо + Щ - 1), которые поступают соответственно в блоки 28, 29 и 35,36 возведения в степень, Кроме того, результат хо + п 1 с выхода сумматора 22 поступает на информационный вход ключа 20.К этому моменту времени на...

Номер патента: 1798921

Опубликовано: 28.02.1993

Авторы: Лунева, Хаспулатов

МПК: H03M 7/18

Метки: классах, код, кода, конвейерный, остаточных, позиционный, системы, счисления, чисел

...(010, 011) и слагаемое (101), при этомна блок памяти второго каскада поступитостаток по модулю РЗ, равный (010). На выходе блока памяти получим вычитаемое 101и слагаемое 01 0010, на выходе вычитателя -101, на выходе сумматора - 01 0111,С приходом третьего тактового импульса в регистр второго каскада запишутся разность и сумма, полученные в этом каскаде,В блок памяти третьего каскада поступитостаток по модулю Р 4, равный 101, на выходе блока памяти получим 1 1000 0000, навыходе сумматора - (01 0111)го + (1 10000000)го = (1 1001 0111)го = 197, Послеприхода четвертого тактового импульса результат вычисления запишется в регистртретьего каскада и поступит на выход устройства,Время преобразования в одном каскадеравно:Тк = Т 1+ Т 2+...

Номер патента: 1803909

Опубликовано: 23.03.1993

Авторы: Авдоничев, Водяницкий, Макаров, Столяров

МПК: G06F 7/06

Метки: массива, упорядочения, чисел

...элемента задержки, два мультиплексора, причем выход -го разряда регистра начала зоны, где = 1, 2, ., и, п - количество разрядов адреса чисел массива, соединен с первым входом 1-го элемента И первой группы, вторые выходы элементов И первой группы подключены к входу запуска устройства, выходы -х элементов И первой и второй групп соединены с -ми информационными входами счетчиков соответственно начала и конца зоны, выходы -х разрядов которых соединены с входами -х разрядов соответственно первой и второй, групп информационных входов элемента сравнения и с первыми входами элементов И соответственно третьей и четвертой групп, выходы которых соединены соответственно с первым и вторым входами -го элемента ИЛИ первой группы, выход которого...

Номер патента: 1805463

Опубликовано: 30.03.1993

Авторы: Грицык, Луцык, Паленичка, Подрубный, Семашко, Чернуха

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...первой строки 1.2 - 1.8 и в первый блок анализа 1 записываются соответствующие разряды входных операндов А(г+1), В(г+1), С(г+1), на выходах Ч 1 - ЧЗ первого блока анализа формируются сигналы переносов Р 1 дв. Р 1 дс и Р 1 всг+1 г+1 г+1 Далее обработка происходит конвейерным образом, причем в (г+2)-м такте на выходах блока анализа 1 формируются сигналы Р 1 дв, Р 1 дс, Р 1 г вс. на выходах блокаг+1 анализа 2 формируются сигналы Р 2 дв Р 2 г дс, Р 2 вс, на выходах блока анализа 3 формируются сигналы РЗгдв, РЗдс, РЗвс, и т,д, В (г+7)-м такте на выходах Ч 1 - ЧЗ блока анализа 8 формируются сигналы переносов Р 8 дв, Р 8 гдс, Р 8 вс(которые, как отмечалось выше, являются инверсными значениями знаков соответственно разностей А(г)-В(г),...

Номер патента: 1805465

Опубликовано: 30.03.1993

Авторы: Бурнашев, Порфирьев

МПК: G06F 7/58

Метки: генератор, псевдослучайных«, чисел

...каждого из этих регистров отводится по одной дополнительной ячейке(в данном случае нулевая для регистра сдвига А, -я для регист 35 40 ра сдвига В и (М)-я для регистра сдвига С. В О-й, 1-й и (М)-й ячейках второго блока памяти 11 записаны логические нули во всех разрядах. Каждый из эмулируемых в первом блоке памяти 3 регистров сдвига можно охарактеризовать двумя величинами; количеством занимаемых ячеек первого блока памяти 3 и адресом первой (младшей) из этих ячеек, Для примера на фиг.4 регистр сдвига А характеризуется так; количество занимаемых ячеек равно двум, адрес первой ячейки равен нулю, регистр сдвига В характеризуется так: количество занимаемых ячеек равно трем, адрес первой из них равен 1, регистр сдвига С характеризуется так;...

Номер патента: 1807477

Опубликовано: 07.04.1993

Авторы: Гузик, Ломоносов, Фомин, Чиненов

МПК: G06F 7/02, G06F 7/06

Метки: сравнения, чисел

...Оз 1-Озп предназначены для отключения управляющего сигнала от счетчика (который дает сигнал соответствующему регистру) и от регистров 1(п+1)-1 п, что препятствует записи в регистр очередного числа. Например, пусть третье число первого массива равно пятому числу второго массива, Тогда на первом выходе схемы сравнения появится "1", которая, поступая на вход элемента 91, станет "0" и закроет элементы Оз 1-0 зп, обеспечив тем самым неизменное состояние счетчика 51 и отключения его от управляющих входов регистров 1(п+1)-1 п. При поступлении следующего числа на входы 71- 7 п и импульса на 62, если равных чисел нет, счетчик "подключает" следующий регистр(и записывает в него число), т.к. на вторых выходах схем сравнения 41-4 П появилась...

Номер патента: 1807482

Опубликовано: 07.04.1993

Авторы: Будник, Компанец, Липовик, Ходзицкий

МПК: G06F 7/58

Метки: генератор, случайных, чисел

...из выбранных законов распределения вероятностей (основному или "загрязняющему"). Сигнал "Синхронно - асийхронно" (О - синхронно, 1 - асинхронно) с блока синхронизации 3 устанавливает соответствующий режим работы генератора,В синхронном режиме работы генератора по команде "Пуск" замыкается ключ 2 и импульсы с генератора 1 тактовых импульсов через делитель 4 частоты начинают поступать на вход счетчика 13, По цепи обратной связи через дешифратор 22, включенную группу 10 элементов И и элементы ИЛИ 12 производится управление коэффициентом деления делителя 4 частоты, обеспечивающим необходимую частоту для каждого участка аппроксимировэнной функции распределения, которая формируется на выходах счетчика 13. В момент, когда число на выходе...

Номер патента: 1807484

Опубликовано: 07.04.1993

Авторы: Журавлев, Ирхин, Краснобаев, Куцый, Приходько, Фоменко, Чичеватов

МПК: G06F 7/72

Метки: модулю, умножения, чисел

...входе последнего блока 11 элементов И имеем (А 2)глоба = А. Второй сомножитель В в двоичном коде поступает на первый вход второго 2 блока элементов И и на вход дешифратора 3, выходы которого, соответствующие превышению числа единиц над нулями в двоичном его представлении соединены с входами второго 4 элемента И. В данном случае сигнал поступит с выхода второго элемента НЕ на второй вход второго 2 блока элементов И и на второй вход пятого 9 элемента И, Второй сомножитель В в двоичном коде поступает через второй 2 блок элементов И и далее через второй 10 блок элементов ИЛИ на соответствующие вторые входы блоков 11 .элементов И группы, На первые входы блоков 11 элементов И группы поступаетсигнал с выходов разрядов первого кольцевого...

Номер патента: 1809436

Опубликовано: 15.04.1993

Авторы: Борисов, Квас, Кораблин, Серов

МПК: G06F 7/04

Метки: сортировки, сравнения, чисел

..."0",Сигнал с выхода 32 блока 7 поступаетна входы "И/" разрешения записи второго 6и четвертого 12 регистров. При поступлении 55единичного импульса на их входы "М/" в них. записывается информация.Число 8 с выхода четвертого счетчика 8поступает на вход блока 9 сравнения. На другой вход блока 9 подается число "М". На выходе блока 9 сравнения устанавливается уровень логической единицы если число 5 меньше М,Сигнал с выхода элемента И 1 поступает на вход "С" блока 16 и на вход второго элемента задержки 20, С выхода второго элемента задержки 20 импульс поступает на вход "С" блока 7, Длительность задержки во втором элементе 20 выбирается таким образом, чтобы к моменту появления единичных импульсов на выходах блока 7 на входах второго 6 и...

Номер патента: 1810889

Опубликовано: 23.04.1993

Авторы: Журавлев, Ирхин, Краснобаев, Куцый, Панков, Фоменко, Юмашев

МПК: G06F 7/72

Метки: вычитания, модулю, сложения, чисел

...Прекращение подачи тактовых импульсов на управляющие входы счетчиков 2, 8 производит в этом случае сигнал с выхода второю 16 элементов И.Во втором режиме работы присутствует сигнал на входе 10. В этом случае второй операнд В поступает на установочные входы второго 8 счетчика через первый 5 преобразователь прямого кодав дополнительный код по. модулю, который осуществляет унарную операцию (а - В), где а - модуль устройства. Дальнейшая работа устройства аналогично первому режиму,Рассмотрим примеры выполнения модульных операций вычитания и сложения при щ = 7. Пусть А = 5, В.= 3 и необходимо определить результат операции (А - В)аоб 7, Первый операнд А =101 в двоичном коде поступает на установочные входы первого 2 счетчика, Второй операнд...