Патенты с меткой «чисел»

Номер патента: 798818

Опубликовано: 23.01.1981

Авторы: Логачев, Севастов, Смирнов

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...в единичное и нулевое положения, при этом с инверсного.И 13,но на его выход не проходит, ввиду наличия запрещающего потенциала на втором входе, подаваемого свыхода элемента И-НЕ 24,Импульс сброса, поступающий после числа на шину сброса 25, устанавливает счетчики 2 и 3 в нулевое положение, причем на вход сброса счетчика 3 импульс попадает через элементИ 15 тот же импульс через элементИЛИ 20 поступает на информационныйвход счетчика 1, увеличивая записанное в нем на 1.Таким образом, в счетчике 1 записывается первое число. Пройдя эле"мент задержки 10,импульс сброса поступает на вторые входы элементовИ 14,16, на первых входах которыхприсутствуют разрешающие потенциалы,проходит их и элемент ИЛИ 18 и, поступая на вторые входы группы...

Номер патента: 798819

Опубликовано: 23.01.1981

Авторы: Запольский, Костинский, Мойса, Орлова, Подгорнов

МПК: G06F 7/38

Метки: нормализации, чисел

...управляющих потенциалов соответственно на первоми втором входах счетчика 10 и сдвигающих регистрах 6-9Элемент И 2 служит для блокировки сигнала переполнения на шине 1,когда отсутствует разрешающий сигнална шине 3.Анализатор 15 представляет собойэлемент ИЛИ-НЕ на пять входов, на первый, второй, третий и четвертый входы которого поступают с вторых выходов сдвигающих регистров 6-9 старшие биты, а на пятый вход пода ется значение триггера 12, Анализа- тор 15 служит для анализа старшей тетрады на 0 (старшие биты сдвигаю 1 дих регистров 6-9 составляют старшую тетраду числа)и наличия переполнения. ;ЩПервые выходы счетчика 10 и сдвигающих регистров 6-9 соединены с шиной 14 в следующей последовательности: разряды 0-7 счетчика 10...

Номер патента: 798843

Опубликовано: 23.01.1981

Авторы: Вертлиб, Гордон

МПК: G06F 11/25

Метки: блокасравнения, двух, чисел

...21 отображения блока 15 оценки. При этом загорается индикатор проверки 17 и открывается элемент И б. Одновременно триггер 4 управления открывает второй ключ 2. От генератора импульсов 14 через элемент И б и ключ 2 импульс поступает в счетчик Б 23. При этом оказывается, что в счетчике Б зарегистрирован один импульс, .а в счетчике А - ноль импульсов, в результате чего узлом сравнения 24 формируется сигнал фиг. 2 б) Б)А (тк. 1)0),который переводит триггер 4 управления в другое сОстояние, открывая ключ 1, через который два импульса поступают в счетчик А 22. При поступлении первого из этих двух импульсов в счетчик А прекращается сигнал БА, т. к. в каждом счетчике эапц ано ло одному импульсу, что соответствует равенству двух чисел т. е....

Номер патента: 798856

Опубликовано: 23.01.1981

Автор: Боюн

МПК: G06F 17/10

Метки: массива, функциональногопреобразования, чисел

...установка всех триггеров 4 -4в единичное состояние и запуск блока 7 управления, открыва-, ются элементы И Б и элемент И б соответственно для прохождения тактовых импульсов с входа 11 на счетние входы счетчиков 2 -2)и вход блока 1. Блок 1 осуществляет функциональное преобразование над последовательностью тактовых импульсов, поступающих на его вход через элемент И б. При этом на его выходах появляются коды, являющиеся функцией от числа импульсов, прошедших на него с момента. запуска. Счетчики 21-2 осуществляют добавление числа импульсов, поступающих на его счетные входы, к записанным в них ранее обратным кодам чисел массива (значениям аргумента)В моменты переполнения счетчиков, свидетельствующие о том, что количество прошедших на...

Номер патента: 800990

Опубликовано: 30.01.1981

Автор: Рембовский

МПК: G06F 7/04

Метки: определениямаксимального, ряда, чисел, числа

...На втором входе элемента ИЛИ 9 при этом также нулевой уровень и поэтому число через закрытый элемент И 1 на вход ре - версивного счетчика 3 не проходит. Коммутатор формирует импульс на управляющем входе узла 5 перезаписи, которым он открывается, и код числа записанного в счетчике 4, перезаписывается в реверсивный счетчик 3, который в это время работает на сложение, так как с выхода коммутатора 10 на управляющий вход реверсивного счетчика 3 поступает импульс "Сложение". На управляющий вход узла 6 перезаписи выхода коммутатора 10 пос - тупает импульс, открывающий его, при этом код числа, записанного в реверсивном счетчике 3, перезаписывается в ячейку 7 памяти и появляется на выходе устройства 19. Одновременно на управляющий вход...

Номер патента: 807282

Опубликовано: 23.02.1981

Авторы: Глухова, Пешков

МПК: G06F 7/52

Метки: деления, п-разрядныхдесятичных, чисел

...чика 15, выход первого элемента НЕподключен к третьим входам второго итретьего элементов И и ко второмувходу четвертого элемента И, выходвторого элемента НЕ подсоединен ктретьему входу шестого элемента И,первый, второй и третий элементы2 фЩ задержки, причем первый элементзадержки, величина которой равна длительности одного такта деления, подключен между выходом отрицательногознака сумматора 1 и третьим входомпервого элемента. И, а. второй элементзадержки подключен между выходом четвертого элемента И 19 и выходом 10блока 5 управления, триггер 28, выходкоторого подсоединен ко второму вхо- .ду седьмого элемента И, первый вход -к выходу первого элемента И, а второйвход через третий элеМент задержкисоединен с третьим входом...

Номер патента: 809149

Опубликовано: 28.02.1981

Автор: Розов

МПК: G06F 5/02

Метки: двоично, двоичного, десятичный, код, кода, сме-шанных, чисел

...десятичных чисел.Преобразование осуществляется методом деления переводимого числа (а в дальнейшем остатков) без восстановления остатка на свой двоичный эквивалент при нахождении каждой двоично-десятичной тетрады, Под действием управляющего импульса из блока 4 считывается соответствующий эквивалент (в начале преобразования старший, т.е. гп=1), двоичный параллель ный код которого поступает на вход сумматора-вычитателя 5 и служит при нахождении данной тетрады делителем. Делимым же служит поступивший на другой вход сумматора-вычитателя 5 двоичный параллельный код входной информации (в дальнейшем делимым является предыдущий остаток). Блок 2 разрешает в первом такте преобразования вычитание делителя из делимого в...

Номер патента: 809152

Опубликовано: 28.02.1981

Авторы: Асатиани, Кублашвили, Мирианашвили, Смородинова, Чачанидзе

МПК: G06F 5/02

Метки: двоичнодесятичных, двоичные, преобразования, чисел

...ко второму входу первого дополнительного сумматора 27 выход шестого элемента И 18 через трехтактный дополнительный элемент 32 задержки соединен с первым входом четвертого дополнительного сумматора 33, выход которого подключен к первому входу пятого дополнительного сумматора 34 и через второй двухтактный дополнительный элемент 35 задержки ко второму входу пятого дополнительного сумматора 34, выход которого соединен со вторым входом второго дополнительного сумматора 29, выход седьмого элемента И соединен с первым входом шестого дополнительного сумматора 36 и через третий двухтактный дополнительный элемент 37 задержки со вторым входом шестого дополнительного сумматора 33, выход девятого элемента И 25 через второй шеститактный...

Номер патента: 809164

Опубликовано: 28.02.1981

Автор: Никонов

МПК: G06F 7/04

Метки: сравнения, чисел

...по заднему фронту синхроимпульса в зависимости от сигнала переноса на выходе сумматора 23.Прохождение синхроимпульсов через эле о мент И-НЕ 9 и элемент НЕ 16 на входы синхронизации 1-К триггеров 3 - 5, а также через элемент И-НЕ 6 на входы синхронизации 1-К триггеров 1 и 2 запрещается сигналом 0, поступающим на шину управления 27, 45После прихода синхроимпульса на информационные входы 39 - 46 сумматора подаются следующие тетрады чисел и т. д. При этом каждый раз производится только определение межтетрадного переноса, а схема формирования окончательного результата блокирована, что повышает помехоустойчивость устройства.При подаче на входы сумматора старших .тетрад сравниваемых чисел на шину управления 27 поступает сигнал 1, разрешаю щий...

Номер патента: 809165

Опубликовано: 28.02.1981

Автор: Полисский

МПК: G06F 7/04

Метки: сравнения, чисел

...В этом случае с выхода узла 4 анализа поступает число, на единицу большее количества единиц, содержащихся в старших разрядах регистров сравниваемых чисел, и записывается через 30 элементы запрета 10 и 11 в регистр 14. Значение старшего разряда анализируемого числа с выхода элемента ИЛИ 5 записывается в регистр 2 результата.Каждый элемент преобразования запираетвыходной сигнал соответствующего регистз 5 ра 1 1, 1, и выдает значение О навсех последующих тактах работы устройства, если на выходе схемы 15 сравнения и, соответственно, на третьем входе этого элемента значение 1, а на выходе регистра 1 - значение 0. В противоположном случае, когда на выходе схемы 15 сравнения и, соответственно, на третьем входе узла преобразования...

Номер патента: 809168

Опубликовано: 28.02.1981

Автор: Кулешов

МПК: G06F 7/04

Метки: сравнения, чисел

...начинается в моментпоступления импульса Г 1 уск по входу 17управления - сигнал начала контролируемойй последовательности. Эта кома нда поступает на элемент 3 ИЛИ, а затем навход двоичного счетчика 11, дозаписываяк установленному в счетчике числу единицу.Таким образом в двоичном счетчике 1находится дополнительный код минимально допустимого числа. Одновременно команда Пуск поступает на входы триггеров 1и 2, устанавливая их соответственно в единичное и полтвержлая нулевое состояние.Триггер 1 даст разрешение на элемент 5 И.Имгульсы контролируемой последовательности, поступающие на информационныйвод 9 Прием через элемент 5 И и элемент 3 ИЛИ, проходят на счетный входлвоичного счетчика 11. В момент поступления на счетный вход этого...

Номер патента: 809171

Опубликовано: 28.02.1981

Авторы: Кожуховский, Штаров

МПК: G06F 7/38

Метки: возведения, двоичных, п-раз-рядных, степень, чисел

...элементов И 6 и 7 и разрешение для элемента 9. С управляющего входа 12 через открытый элемент 9 на счетчик 5 (опроса) начинают поступать импульсы, частота которых определяет быстродействие устройства. Счетчик 5 начинает считать импульсы и его первый разряд сравнивается с кп-разрядом регистра 3, 2-ой разряд -- с (к - 1)п-разрядом регистра 3, 3-ий разряд с (к - 2)п разрядом и т.д., кп-разряд с 1-ым разрядом регистра 3. Сравнение происходит на элементах И гругггы 8. Через те элементы И группы элементов 8, ца первые входы которых поступает логическая 1, с регистра 3 будут проходить импульсы огроса, поступающие ца другис их входы со счетчика 5 опроса. Эти импульсы через элемент ИЛИ 10 будут поступать на сумматора 4 результата.Таким образом,...

Номер патента: 813414

Опубликовано: 15.03.1981

Автор: Изнюк

МПК: G06F 7/38

Метки: двоичных, логарифми-рования, цифровое, чисел

...значения мантиссы одах с отсутствующими двумя старшими разрядами, С выхода блока 4 постоянной памяти снимается значение мантиссы- 1 од ( в " в. Мантиссы логариф 2 Оп 2мов поступают на входы сумматора 8,причем содержимое на выходе 4 блока постоянной памяти, равное мантиссе1 од ( вв )1, проходит через управля 2 Ь 2емый коммутатор 7, подключающий в этом такте ко входу сумматора 8 выход блока 4. На выходе сумматора 8 Формируется согласно формулам значение ф , которое передается на вход блока 5 постоянной памяти, где хранится таблица, функции 2 ф с отсутствующими тремястаршими разрядами значений Функции. Три старших разряда суммы с выхода сумматора 8 поступают навход блока 14 сравнения, состоящегоиэ элемента ИЛИ и сумматора....

Номер патента: 813417

Опубликовано: 15.03.1981

Автор: Лукашенко

МПК: G06F 7/52

Метки: п-разряд-ных, умножения, чисел

...И, дифференцирующие узлы 13, элементы И 14, ИЛИ 15, задержки 16, причем входы первого буферного регистра 10 и второго буферного регистра 11 подключены.соответственно ко входам множнмого и множителя блока 7 перемножения к-разрядных чисел соответственно, выход 1-го разряда второго буферного регистра 11 (1=1, ,к) подключен к первым входам элементов И 1-ой строки матрицы 12, прямой выход 1-го разряда первого буферного регистра 10 соединен с первым входом1-го элемента И 14, второй вход которого подключен к тактовому входу 17устройства, а выход - ко вторым входам элементов И 1-го столбца матрицы: 12, находящихся в четных строках, и ко входу сброса 1-го разряда первого буферного регистра 10, инверсный выход которого через 1-ый узел 13...

Номер патента: 817700

Опубликовано: 30.03.1981

Автор: Кайма

МПК: G06F 7/50

Метки: двоичных, одноразрядных, суммирования, чисел

...р и м е р,При выполнении преобразователей 2 и узла 3 для случая . в.ю 2, М 4, я = в М = 8, устройствосодержит два преобразователя 2 двоичных кодов в унитарные коды, выполненные на элементах И 6, ИЛИ 7,НЕ 8, и в состав узла 3 суммирования унитарных кодов входит в этомслучае единственный сумматор 5 унитарных кодов, выполненный в виде матрицы двухвходовых элементов И 9,выходы элементов И 9, каждой диагонали матрицы объединены одним элементом ИЛИ 10. Каждый иэ двух преобразователей 2 преобразует двоичную четырехразрядную комбинацию на своемвходе в сигнал на одном из своихпяти выходов, наличие которого указывает, сколько единиц содержится во.входной комбинации,Устройство работает следующим образом.Перед началом суммирования и...

Номер патента: 817702

Опубликовано: 30.03.1981

Авторы: Герасименко, Корнейчук, Пономаренко, Рахлин, Савченко, Тарасенко, Торошанко

МПК: G06F 7/52

Метки: умножения, чисел

...на сумматоре 2 частичных произведений и подачу на второй вход сумматора 2 в каждом 1-м цикле (1-1)-го частичного произведения, сдвинутого на (1-1) разрядов вправо. Выдвигаемая вправо младшая цифра 1-го частичного произведения в и-м такте каждого 1-го цикла (кроме последнего и-го цикла) через элементы И 8 и ИЛИ 10 записывается в освобождающиеся разряды регистра 3. Блокировка такой записи в и-м цикле осуществляется сигналом с шины 1 б, поступакщим на вход ЗАПРЕ 1 Ъ элемента И 8, и объясняется тем, чтопоследний и-ый цикл является цикломобработки знаков,В последнем и-м цикле подача множимого на первый вход сумматора 2 через элемент И 7 блокируется единичным сигналом с шины 16, подаваемымна вход ЗАПРЕТА элемента И 7, н и-мтакте...

Номер патента: 817704

Опубликовано: 30.03.1981

Авторы: Глухова, Пешков

МПК: G06F 7/52

Метки: десятич-ных, умножения, чисел

...осуществляется прибавление либо вычитание, в зависимости от знака поступившего с выхода знака узла 5 навход управления видом операции десятичного сумматора 1, содержимого регистра-преобразователя 2 к содержимому сумматора 1. Одновременно с Формированием сигнала на выходах 9 и13 блок управления вырабатывает сигналы на выходах 10 и 12. Сигнал свыхода 12 поступает на вход приемарегистра 3 множимого и обеспечиваетзапоминание его содержимого. Сигналс выхода 10 управляет умножениемна два содержимого регистра-преобразователя 2.Таким образом, к началу второготакта цикла в преобразователе 2сформирован код двухкратного множимого. 6 На втором такте блок управленияанализирует разряд веса "2" своегоинформационного входа 8. Если, нанем "1", то блок...

Номер патента: 817706

Опубликовано: 30.03.1981

Авторы: Нестеренко, Новиков, Супрун

МПК: G06F 7/52

Метки: octatka, безвосстановления, деления, чисел

...- в регистр 1 делителя,состояние регистра 7 частного безразличное, блок б коррекции частного записывает в триггер, имеющийсяв его составе, значение результатасравнения знаков делимого и делителяЕсли знаки операндов в исходномсостоянии .равны, то в первом циклевычисления происходит вычитание дели.теля из делимого, если знаки не равны, тов первом цикле вычисления происходит сложение делителя и делимого.на сумматоре 3. Для этого в первомцикле вычисления управленце работойпреобразователя прямого кода в дополнительный осуществляется выходом блока 6 коррекции частного.Таким образом, на входы сумматора3 в первом цикле вычисления поступает делимое в прямом коде, а дели тель - в прямом или дополнительномкоде. В конце первого цикла вычисления...

Номер патента: 822176

Опубликовано: 15.04.1981

Авторы: Титков, Толмачева

МПК: G06F 7/02

Метки: сравнения, чисел

...очередных цифр сравниваемых чисел, которая фиксируется какрезультат сравнения "А больше В","А меньше В" на В 5-триггерах б и 7соответственно. При А ) В, В 5-триггер б по входу 5 первым старшимразрядом, в котором было несовпаде 40 ние, после окончания действия тактового импульса, подаваемого на вход13, установится в единичное состояние и своим инверсным выходом забло.кирует установочный вход 5 В 5-.триг 4 гера 7,. а прямым выходом установитразрешающий потенциал на одних входах 5 В 5-триггеров 5 и 8 и на одномиэ входов элемента И-ИЛИ/И-ИЛИ-НЕ 2.При А ( В,. наоборот, в единичное состояние установится В 5-триггер 7и своим инверсным выходом .заблокирует установочный вход 5 В 5-триггера б, а прямым выходом установитразрешающий потенциал на...

Номер патента: 822179

Опубликовано: 15.04.1981

Автор: Иванов

МПК: G06F 7/06

Метки: заданномдиапазоне, поиска, чисел

...переноса одноразрядного сумматора 9 подключен ко входу этого сумматора через одноразрядный сдвигающий регистр 10, осуществляющий задержку импульсов переноса на один такт на один разряд. На вход тактов сдвигающего регистра 10 поступают тактовые импульсы с выхода генератора 4 тактовых сигналов, Последовательный код с выхода суммы сумматора 9 представляет собой число, которое с точностью до единицы равно разности чисел. Это число может быть представлено либо в прямом, либо в обратном коде, Кроме того, оно может быть на единицу меньше разности или равно разности. Судить об этом можно лишь по окончании процесса суммирования всех разрядов, когда станет известно, существует ли в самом старшем разряде единица переноса при суммировании. Значения...

Номер патента: 822182

Опубликовано: 15.04.1981

Авторы: Бордыков, Буторин, Тулинов

МПК: G06F 7/62

Метки: вычисления, разностидвух, разрядных, чисел

...разряды чисел записаны соответственно в счетчиках-регистрах1/1 и 5/1. На выходах триггеров 3и б/1 находятся разрешающие потен-циалы, а на выходах триггеров(б/2) - (б/л) запрещающие.Для осуществления операций вычитания генератор 2 вырабатывает пачки импульсов. Количество импульсов впачках на первом и четвертом выходах генератора 2 равно основаниювыбранной системы счисления. Пачкаимпульсов на втором выходе,генератора 2 содержит на один импульс меньше. На третьем и пятом выходах генератора 2 формируется по одному импульсу. Импульс на управляющем входегенератора 2 управляет очередностьюформирования пачек импульсов.Примем, что уменьшаемое равно А,вычитаемое равно В, а основание выб(ранной системы счисления равно О.Соответственно...

Номер патента: 824192

Опубликовано: 23.04.1981

Авторы: Вангельева, Губка, Дергачев, Лысенко

МПК: G06F 7/02

Метки: сравнения, чисел

...на управляющем выводе равени поступает на третий вход первой ячейки 12 сравнения. Если сигнал равен О на первом входе, то сигнал на четвертом выходе равен О, а на пятом - 1. Если сигнал на первом входе равен 1 и сигнал на третьем входе равен 1, то сигнал на четвертом выходе равен 1 и сигнал на пятом выходе равен О, т. е. процесс распространения сигнала с управляющего входа вниз через коммутационные ячейки происходит до обнаружения в группе информационных входов первого сигнала 1, после чего производится выдача сигнала 1 в соответствующем разряде группы выходов и блокирование работы остальных (нижестоящих) ячеек,Каждая ячейка 12 сравнения сотоит из элементов И 13 - 15, элемента НЕ 17, элемента ИЛИ 16. Если обозначить сигналы на выходах...

Номер патента: 824193

Опубликовано: 23.04.1981

Авторы: Бубеничек, Потапов, Сычев

МПК: G06F 7/04

Метки: чисел, экст-ремальных

...случае в регистр 3 записывается нулевоезначение кода, а во втором случаемаксимально возможное. Для этого наинформационных входах 7 устанавливается соответствующее значение кода,поступающее на информационные входырегистра 3, а по входу 8 начальнойустановки подается сигнал начальнойустановки, который через элемент 2ИЛИ осуществляет запись установленного кода по входу синхронизации в регистр 3.На первые входы сумматора 4 по информационным входам 7 информация поступает в прямом коде, а на вторыевходы - в дополнительном, так как сэтими входами сумматорасоединеныинверсные выходы регистра 3, а входпереноса младшего разряда сумматорасоединен с уровнем логической "1".При этом уровень логической единицыпоявляется на выходе переноса сумматора...

Номер патента: 824199

Опубликовано: 23.04.1981

Авторы: Белая, Телековец, Ширванян

МПК: G06F 7/49

Метки: из-быточной, системе, сложения, счисления, чисел

...сумматоров 1 и 2. 60Выходы М. старших разрядов первого двоичного сумматора 1 и первого регистра 3 задержки соединены с первой и второй группами положительных входов сумматора 5 для избыточной системы счисления, первая и вторая группа отрицательных входов которого подключены к выходам М старших разрядов второго двоичного сумматора 2 и второго регистра 4 задержки. Выходы переноса первого и второго двоичных сумматоров 1 и 2 соединены с первыми входами соответственно первого и второго элементов ИЛИ б и 7, вторые входы которых подключены к выходам соответственно положительного и отрицательного переносов сумматора 5, для избыточной системы счисления, выходы суммы которого подключены к входам третьего регистра 8 задержки. Выходы третьего...

Номер патента: 824203

Опубликовано: 23.04.1981

Авторы: Баженов, Кремез, Роздобара

МПК: G06F 7/49

Метки: п-разрядныхдесятичных, сложения, чисел

...с помощью нормальнойформы в одной декаде 9, поэтому перенос из одной декады в другую соответствует десятичному переносу между раэрядами, т.е. исключается коррекциярезультатов сложения в декадах. При-.менение Фибоначиевой системы счисления изменяет правила сложения кодовв разрядах декад. Сложение разрядовс весом 1 осуществляется по правилу0 + 0 = 00 + 1 = 11 + 1е 5 10 15 20 ственно переносы в разряды с весами 1 и 5 и 10 (в следующую декад).На чертеже приведена функциональная схема одной декады устройства, состоящая иэ четырех трехвходовых одноразрядных двоичных сумматоров 1-4 и элемента ИЛИ 5.Одноразрядные сумматоры 1-4 представляют собой обычные в классической двоичной арифметике сумматоры, которые соответствуют разрядам с весами 1, 2,...

Номер патента: 824208

Опубликовано: 23.04.1981

Авторы: Логачев, Севастов

МПК: G06F 7/62

Метки: п-разрядных, разностидвух, чисел

...21. С выхода элемента ИЛИ 8 сигнал через элемент НЕ 18 проходит на первый вход 24 блока памяти, при этом на его первом выходе образуетсг отрицательный потенциал, который с помощью формирователя 11 подает импульс на вход "становка 1 ф реверсивного счетчика 21, устанавливая все его разряды в единичное положение, блокирует связи блока 24 памяти таким образом, чтобы до конца цикла работы блока изменения на его входах не влияли на состояние его выходов, запрещает прохождение на выходы коммутатора 23 сигналов с прямых выходов триггеров реверсивного счетчика 21 и разрешает прохождение сигналов с его инверсных выходов. По концу генератора 20 импульса на 20 выходе элемента И 1 образуется перепад с высокого потенциала на низкий и на выходе...

Номер патента: 826339

Опубликовано: 30.04.1981

Авторы: Ерошко, Шубина

МПК: G06F 7/06

Метки: сортировки, чисел

...или минимального числа схеме 5 сравнения и разрешает работу кольцевых регистров 1 в режиме считывания. Числа, полученные в счетчиках, дешифрируются и на одной из выходных шин дешифраторов 8 и 9 соответственно появляется сигнал, т.е. открываются по одному из входов элемент И-ИЛИ 6, элемент И-ИЛИ 2, по одному из входов элемент И-ИЛИ 2 соответствующий кольцевому регистру 1, и по одному из входов элемент И-ИЛИ 7 Через элемент И-ИЛИ 6 в схему 5 сравнения поступает число А с первого кольцевого регистра 11, а через элемент И-ИЛИ 7 число В со второго кольцевого регистра 12. После сравнения чисел возможны два варианта работы устройства, Если АВ, то с первого выхода схемы 5 сравнения через элемент ИЛИ 12 сигнал поступает 39 а1 низации,...

Номер патента: 830373

Опубликовано: 15.05.1981

Авторы: Григорьев, Данков

МПК: G06F 7/02

Метки: сравнения, чисел

...И группы подключены к установочным входам счетчика.На чертеже приведена функциональная схема устройства.Схема устройства содержит триггеры 1, 2, элемент И 3, элементы ИЛИ 4 и 5, счетчик б, .п схем 7, 72 .,60 7 сравнения, группу элементов И 8,8, шины Э и 10 управления, шину 11 тактовых сигналов, информационные входы 12 , 1212, 12, +, выходные шины 13-17. Устройство работает следущим обзом.Для поиска большего числа, ближайшего к заданному, которое поступает на информационные входы 121, , на шину 9 управления подается импульс, который устанавливает в единичное состоянйе триггер 1, тем самым счетчик б переключается в режим сложения, а через элемент ИЛИ 4 этим импульсом триггер 2 устанавливается в единичное состояние, подготавливая...

Номер патента: 830374

Опубликовано: 15.05.1981

Авторы: Григоренко, Савин

МПК: G06F 7/02

Метки: сравнения, чисел

...значение второй величины больше 6, например7, то высокий потенциал, поданный на 30входную шину 10 узла 1 анализа появляется на выходах элементов И 3 и 4 этого узча. Причем с выхода элемента И 4высокий потенциал поступает на вход элемента ИЛИ 5 узла 1 анализа, проходит 35через него, поступает на вход следующего узла анализа, т,е. распространяетсяв сторону цифр и с выхода самой старшей цифры поступает на выходную шину13, с выхода элемента И 3 высокий 40потенциал поступает на вход элементаИЛИ 6 узла 1, анализа, однако дальше,в сторону младших цифр высокий потенци=ад распространяться не будет, так какпервый вход элемента И 3 узла 1 ана 45лиза находится под низким потенциалом.Если значение второй величины меньше 6, например 5, го высокий...

Номер патента: 836633

Опубликовано: 07.06.1981

Авторы: Баканович, Горлова, Орлов

МПК: G06F 1/02

Метки: датчик, случайных, чисел

...еи распределением инсмены адреса),этот счетчик можеттервалов между импу ь аов между импульсами. быть выполнен точно по схеме первого Вторая группа разрядныхторая группа разрядных выходов счетчика (т.е. работающим на вычита- К-го адреса блока 6памяти задает код ние), но во-первых, на выходеэтого параметра Г или (что то ж ) счетчика 5 появляется импульсный сиг о код коэффициента с, пересчета счетнал, а во-вторых, этим сигналом обес- чика 5 импульсов работающера отающего в релвпечивается восстановление кода 1 вк еля частоты. тот код посту- счетчике 5. пает на второи вход счетчика 5 имчБлок 6 памяти предназначен для пульсов, а на третий вход этого же хранения и выдачи по запросам кодиро счетчйка с генератора 4 счетных имванной информации в...