Патенты с меткой «арифметическое»

Номер патента: 1239710

Опубликовано: 23.06.1986

Авторы: Власов, Власова, Краснова, Фотин

МПК: G06F 7/38

Метки: арифметическое

...поступающего по входу 37, исдвигов кодов вправо на один разряд.Выполнение сдвигов кодов на один . разряд вправо осуществляется за два ,временных такта. По первому такту код из триггеров .1 пересылается со сдвигом на один разряд вправо в триггеры 2. Для выполнения этого на вход 31 подается импульс, По второму такту код числа, хранящийся в триггерах 2, пересылается в триггеры 1. Для выполнения этого на вход 29 подаетсяимпульс. Сдвиг кода в триггерах 3 и 4 осу-. 0 ществляется аналогичным образом. Отличие состоит только в том, что пересылка кода в триггеры 4 выполняется без сдвига, а пересылка кода в триггеры 3 выполняется со сдвигом на один разряд вправо. Для выполнения этого импульсы последовательно подаются на входы 34 и 33,При...

Номер патента: 1241230

Опубликовано: 30.06.1986

Авторы: Моисеев, Потоцкий

МПК: G06F 7/38

Метки: арифметическое, точкой, фиксированной

...на второй (Р 2(4/34 регистр 2, а разряды (32/63) второго операнда записываются на четвертый (Р 4(0/31 регистр 4. Кроме того, разряды(60/63) второго операнда, которые являются кодом знака десятичного числа, поступают на дешифратор 20 знака (ДЗ), после чего происходит запись знака с дешифратора 20 знака (ДЗ) на регистр 21 знака (РЗН),Далее информация с второго Р 2(0/34 регистра 2 поступает на выход коммутатора 18, а затемна выход блока 8. В конце первого такта информация с блока 8 записывается на шестой (Рб) (О/31 регистр б, аинформация с четвертого (Р 4(0/31регистра 4 заносится на седьмой(Р 7(0/31 регистр 7. Один разрядчетвертого (Р 4(27 регистра 4, который представляет собой младший битмладшей десятичной цифры и...

Номер патента: 1259248

Опубликовано: 23.09.1986

Авторы: Борисова, Моисеев, Наумова

МПК: G06F 7/38

Метки: арифметическое, плавающей, точкой

...соединен с выходом второгоэлемента И к с первым входом второгоэлемента ИЛИ, четвертый управляющийвход коммутатора соединен с вторымивходами первого и второго элементовИЛИ и с выходом третьего элемента И,первый вход которого подключен квыходу первого элемента НЕ и к первым входам первого и второго элементов И, второй вход третьего элемента И подключен к выходу второгоэлемента НЕ и к второму входу второго элемента И, третий и четвертыйвходы третьего элемента И подключенык выходу третьего элемента НЕ и квыходу неравенства нулю четвертогошифратора соответственно, выходынеравенства нулю второго и третьего32 12 9248 бб б шифраторов соединены с входом второго элемента НЕ, вторым входом первого элемента И и с входом третьегоэлемента НЕ, с...

Номер патента: 1285468

Опубликовано: 23.01.1987

Авторы: Амирханов, Евстигнеев, Кошарновский, Кудрявцев, Станьков

МПК: G06F 7/72

Метки: арифметическое, модулю

...снимаетсятолько в десятом такте (фиг.6) работы устройства,Во втором такте коммутаторы 12,13и 17 пропускают через свои первые информационные входы операнды а и Ь; 40на соответствующие информационныевходы модульного сумматора 18В третьем такте работает модульныйсумматор 18 (прч Г;, = 0 и Г, = О),результат которого записывается в регистр 33.В четвертом и пятом тактах работает квадратор 7, на который поступаетвеличина а;+ Ъ; с выхода регистра 33через элементы И 5,50В пятом такте коммутаторы 12, 13и 17 пропускают через свои первые исоответственно вторые информационныевходы на выход операнды а и Ъ, насоответствующие информационные входымодульного сумматора 18.В шестом такте с выходов квадратора 7 величины с и с (выражения (5)и...

Номер патента: 1287144

Опубликовано: 30.01.1987

Авторы: Костинский, Орлова, Подгорнов, Чистякова, Шугаев

МПК: G06F 7/38

Метки: арифметическое

...модифицируется счетчик 8. После сдвига 40анализируется новый старший разрядрегистра 1. Если он не равен нулю,элемент И-ИЛИ 12 блокируется элементом ИЛИ-НЕ 10 и на регистр 1 и счетчик 8 прекращается подача синхроимпульсов. При этом в регистре 1 сформирована нормализованная мантиссамножителя.Одновременно осуществляется нормализация мантиссы множимого, толькосдвигом управляет элемент ИЛИ-НЕ 11,анализирующий старший разряд регистра 2, Режим сдвига дпя регистра 2задают элементы ИЛИ 45 и 47, ЭлементИЛИ-НЕ 11 вместе с триггером 38 управляют стробированием регистра 2 исчетчика 7 через элемент И-ИЛИ 13.Вместе со сдвигом регистра 2 на одинразряд влево модифицируется на "-1 44 6Гчечик 7 мОжина о, Сдви множи(о о осуестБ 1(яетс 5 да тех Ор, 11 окя...

Номер патента: 1290298

Опубликовано: 15.02.1987

Авторы: Быков, Гусаков, Корягин

МПК: G06F 7/38, G06F 7/50

Метки: арифметическое

...На выходах 14 получим разность двух чисел, а на выходе 18 - сигнал выходного переноса.Таким образом, результат операции не зависит от вариации поступления чисел на входы А и В, знаки чисел и их величины анализируются самим устройством, операции сложения и вычитания выполняются без применения дополнительного кода. В каждой операции вместе с результатом сложения или вычитания выдается результат сравнения чисел по модулюаУстройство, представленное на фиг.З, осуществляет выдачу прямого12902кода суммы или разности в нечетныхразрядах выхода и инверсного кода вчетных разрядах. формула изобретенияАрифметическое устройство, содержащее узел формирования суммы и разности, узел формирования переноса и первую группу сумматоров по модулю два, причем...

Номер патента: 1290299

Опубликовано: 15.02.1987

Авторы: Ваврук, Мельник, Цмоць

МПК: G06F 7/38

Метки: арифметическое

...вход 19 устройства, причем младший разряд второго полуслова поступает на вход первого разряда этого информационного входа. На второй информационный вход 18 устройства поступает ноль. На выходе эле 1290299мента И устанавливается единица, которая поступает на вход триггера 2первого вычислительного блока 1. Потенциал с входа 20 извлечения квадратного корня поступает на установочные входы в единицу третьего, четвертого, , (1+ 2)-го разрядов вторых регистров 4 соответственно первого 1 , второго 1 1-го вычисли Утельного блока и устанавливает дан Оные разряды регистров 4 в единицу.По первому тактовому импульсу втриггер 2 первого вычислительногоблока, записывается единица, а в первый, второй, третий регистры 3, 4 и 155 этого...

Номер патента: 1290315

Опубликовано: 15.02.1987

Авторы: Евстигнеев, Кошарновский, Новожилов

МПК: G06F 7/72

Метки: арифметическое, классов, остаточных, системе

...в регистр 11, а содержимое регистра 5 переписывается в регистр 6.7. В седьмом такте по управляющим сигналам 47 и 57 в блоке 19 производится сложение содержимого 30 регистров 11 и 7.8. В восьмом такте по управляющему сигналу 49 на выход 37 переноса со схемы 21 выдается сигнал перено а, 351 Ч. Вычитание (Выч,) (см. фиг 6) .1. В первом такте по управляющему сигналу 38 второй операнд с входа 27 заносится во входной регистр 1.2. Во втором такте по управляю щим сигналам 39, 43 в преобразователе 2 происходит расширение второго операнда на основания дополнительного диапазона, взятие дополнения и запись результатов в регистры 8, 45 9 и 10.3. В третьем такте по управляющим сигналам 46, 50, 55 и 56 в первом 18 и втором 19 блоках...

Номер патента: 1291965

Опубликовано: 23.02.1987

Авторы: Доброродный, Кириллов, Лясковский, Салапин, Хмельник

МПК: G06F 7/49

Метки: арифметическое

...результата не формируются. и 0 10( Х 10 00 Р б П 00 00 14. Сравнение кодов общее00001 00+15 Если код рассматривается по основанию 2 без знака, то формируемый перенос фиксирует три ситуации: 00 - равно, 10 - АВ, 11 - АВ, при этом анализ старшего разряда переноса позволяет различать ситуации более глубокого сравнения: 0 - равно,- не равно.Последнее справедливо и в случаекодов по основанию (-2). Все разряды 25 результата сбрасываются. 00 00 01 01 01 01 10 00 10 10 01 00 00 0 0 00110 00 00110 01 00110 1000110 11- операция И;- операция ИЛИ;- сложение по модулю 2;- отрицание суммы помодулю 2,любой перенос транслируется безизменений.11. Нет операции00000+ 40Все выходные разряды сбрасываются,и любой перенос транслируется беэизменений.12....

Номер патента: 1305662

Опубликовано: 23.04.1987

Автор: Козлов

МПК: G06F 7/38

Метки: арифметическое

...= 2п+1) сумматоров 14 подключены соответственно к первой и второйгруппам выходов преобразователя 8.Устройство функционирует под действием управляющих сигналов (не показаны), В качестве операндов используются двоичные числа с фиксированнойзапятой в дополнительном коде.При выполнении операций сложенияи умножения работа устройства не отличается от известного устройства.Перед началом сложения в регистры1 и 6 записываются слагаемые. Еслизнаковые разряды регистров 1 и 6 совпадают, триггер 13 устанавливается внулевое, иначе - в единичное состояниеСодержание триггера 13 инвертируется,если при сложении возникает переносиз старшего разряда сумматора 7.При этом знаковый разряд регистра брезультата и содержимое триггера .13не совпадают, что...

Номер патента: 1327120

Опубликовано: 30.07.1987

Авторы: Водников, Петрова

МПК: G06F 17/10

Метки: арифметическое, быстрого, преобразования, фурье

...сло- щ жения, а во второй половине - в режиме вычитания. В первой половине такта на выходе 13 устройства формируется результат КеС. = КеА.+ КеВ .Вовторой половине такта выход регистра35 7 подключается через коммутатор 8 по команде с пятого выхода блока 11 синхронизации к инФормационным входам регистров 9 и 1 О, и по команде с второго выхода блока 11 синхрони-. 4 О эации произведение (КеА., - КеВ;) КеУ переписывается в регистр 9, а ТшА. с входа 12 устройства - в регистр 1.1По команде с девятого выхода блока 11 синхронизации с выхода регистра 10 ТшВ; поступает на второй вход сумматора-вычитателя 3 и иа его выходе формируется равность (1 шА; - 1 шВ;). В четвертом такте разность (1 шА . - ТшВ.) по команде с четверто 3 50 го выхода блока 11...

Номер патента: 1335979

Опубликовано: 07.09.1987

Авторы: Генкин, Голубев, Кириллов, Пешков, Скворцов, Терентьев

МПК: G06F 7/38

Метки: арифметическое

...и обеспечивает запись в счетчик 15 циклов, который обеспечивает счет количества кусков реализаций. После заполнения счетчик 15 циклов выдает на выход 10 сигнал о готовности устройства.Блок 5 управления обеспечивает блокирование синхронного накопления с момента поступления сигнала блокировки на вход 8 до момента снятия сигнала 8, но не раньше момента записи в следующую ячейку, считая с ячейки, в которую последней произошла запись к моменту поступления сигнала 8.При отсутствии сигнала блокировки на входе 8 триггер 20 находится в нулевом состоянии, Элементы ЗАПРЕТ 13 и 14 разрешают прохождение сигналов записи и в регистр 15. Сигналы от компаратора 19 блокируются в элементе 17.При поступлении сигнала блокировки, который на практике может...

Номер патента: 1336030

Опубликовано: 07.09.1987

Авторы: Боровицкий, Гамкрелидзе, Завьялов

МПК: G06F 17/14

Метки: арифметическое, быстрого, преобразования, процессора, фурье

...2 и синхросигналу С производится запись информации с входа 15 в первый ряд запоминающих элементов двухтактного регистра 6, Выход мультиплексора 12 находится в это время в состоянии Отключено,В третьем такте по сигналу Тз информация с выхода сумматора-вычитателя 7 поступает через мультиплексор 12 на выход 16,25 30 35 40 45 50 55 В четвертом такте по тактовому сигналу Т 4 информация с выхода сумматора-вычитателя 8 через мультиплексор 12 поступает на выход 16. Одновременно при единичном значении сигнала М 4 информация с выхода сумматора-вычитателя 8 через мультиплексор 11 поступает на вход двухтактного регистра 5 и записывается в первый ряд запоминающих элементов по сигналам Т 4 и С, Если сигнал М 4 имеет нулевое значение, то в регистр 5...

Номер патента: 1348822

Опубликовано: 30.10.1987

Авторы: Дорожкин, Жабин, Миргородская

МПК: G06F 7/38

Метки: арифметическое, выполнения, несколькими, операций, числами

...из которых выполняется не более И операций, В первом цикле вычислений на входные шины операндов 1010 поступает первая группа,йф 1включающая 3+1 операндов, представленных последовательным кодом. В последующих циклах на входные шины операндов 10 -10 1 поступают группы изу К 1операндов (в последнем цикле числооперандов может быть меньше И).Число И выбрано таким, что к моменту появления первого разряда промежуточного результата на выходахрешающего блока И решающий блок 1оказывается свободньгм,В каждом цикле вычислений послевыполнения 1+1 очередных тактовсигналу блока 2 осуществляется сдвиг"1" в регистре 8 на один разрядвправо и в результате этого на управляющий вход блока 1 с номером 3 поступает единичный сигнал с выхода3-го разряда...

Номер патента: 1354190

Опубликовано: 23.11.1987

Автор: Коляда

МПК: G06F 7/72

Метки: арифметическое, остаточной, системе, счисления

...В случае, когда на первом такте А =0 операция определения знака числа А является многотактной, на каждом такте инверсное значение 0, младшего разряда регистра 12 подается на счетный вход счетчика 16, и так как содержимые сдвиговых регистров ежетактно сдвигаются на один разряд влево, то на всех тактах операции определения знакаь 13541 числа А за исключением первого содержимого счетчика 1 б увеличивается на. единицу. Благодаря этому на (1+2)-м такте операции блок 20 масштабировал ния начинает формирование оценки А, для 0=О, 1Ь. После (Т+2)-го такте содержимое регистра 13 становится ненулевым, вследствие чегоподаваемая с выхода элемента ИЛИ-НЕ 18, на управляющий вход блока 25 мультиплексоров принимает нулевое значение, поэтому на выход...

Номер патента: 1363186

Опубликовано: 30.12.1987

Авторы: Павлов, Пьянков

МПК: G06F 7/38

Метки: арифметическое

...22 управления подается код функции обратной величины. На выходе блока 11 постоянной,памяти устанавливается значение 1/х;.50В следующем такте работы устройства производится анализ величины- 1 кф 11 (ки 1ш 2 на нуль. Величина ш 2через шинный коммутатор 8 записывается в регистр 6 иношине 20 поступает на вход арифметико-логическогоблока 1, который производит операцию сравнения на нуль. В случае по-:,ложительного результата анализа,т,е, т 2 "Ч = О, первый этап операции деления на этом заканчивается.Значение 1/х; на выходе блока 11 постоянной памяти будет искомым дляфункции обратной величины. Это значение через шинный коммутатор 8 записывается в регистр 7 и по шине 21 по"ступает на вход умножителя 2. Одновременно делимое через шинный...

Номер патента: 1363187

Опубликовано: 30.12.1987

Авторы: Афанасьев, Жигач, Кисленко, Кокаев

МПК: G06F 7/38

Метки: арифметическое, ассоциативное

...14 синхронизации, навход адреса ПЗБ 2 с выхода ПДУ 8 подается второй разрядный срез слагаемых, т,е. адрес 0111111,По указанному адресу из ПЗБ 2считывается слово 011. На входеПДУ 9 формируется слово 0011000,а на его выходе - 0000011, котороепо приходу импульса по входу 17 син 4хронизации поступает на признаковые20 После поступления каждого тактового импульса с входа 14 синхронизации соответствующие значения операндов будут поступать на входы элементов И 5, на которых будут сформированы разрядные срезы, состояние входы АЗБ 1, На выходе АЗБ 1 формируется слово 0010, правый разрядкоторого."1" является вторым разрядом искомой суммы,В течении третьего импульса, поданного на вход 14 синхронизации,на вход адреса ПЗБ 2 с выхода ПДУ 8подается...

Номер патента: 1363245

Опубликовано: 30.12.1987

Авторы: Кухарев, Новоселов, Скорняков

МПК: G06F 17/14

Метки: арифметическое, быстрого, преобразования, процессора, фурье

...на противоположный,при этом блоки 5-8 блокируются, а19-22 И открываются для передачи изрегистров 1-4 операндов в канал выполнения обратного БПФ, На выходеарифметического устройства формируется результат по цепи: сумматор-вычитатель 23 - блоки 24, 25 сумматоров,Г 2осуществляющие умножение на -коммутатор 26 - сумматор-вычитатель27 - блоки 14-17 элементов ИЛИ - выходы 28-31,Блок сумматоров работает следующим образомВходной операнд Х разрядностью Ипоступает на вход сумматора 38, надругой вход этого сумматора поступает значение операнда Х, сдвинутоена два разряда вправо, т,е, 0,25 Х;с выхода сумматора значение суммы1,25 Х, сдвинутое на три разрядавправо, т.е, 0,15625 Х, поступает навход сумматора 40. Параллельно сосложением в сумматоре 38...

Номер патента: 1381491

Опубликовано: 15.03.1988

Авторы: Золотовский, Коробков

МПК: G06F 7/52

Метки: арифметическое, множительно-делительное

...через блок 7 элементов И и регистр 15 на вход сомножителя умножителя 9.Блок 7 элементов И используется для отключения сумматора 6 от входа умножителя.Элементы И 7 имеют трехстабильный выход. По сигналу С , поступающему в конце сигнала С, М (2 ш) запишется в регистр 15. По сигналу С э запускается операция умножения, По окончании умножения подается сигнал С и информация из умножителя 9 переписывается в регистр 10, Одновременно по сигналу С содержимое регистра 2 перепишется(к ЫЫр.) Ы рТаким образом, при подаче соответствующих сигналов на тактовые входы 16-21, предлагаемое устройство(в отличие от известных) позволяет выполнять операции алгебраического сложения, умножения, формирования типа и р икЦ аЫ,Д аЫ. и скобку Горнера ф==К=(а Ь + с)....

Номер патента: 1383394

Опубликовано: 23.03.1988

Авторы: Мартюшев, Тетерин

МПК: G06F 17/14

Метки: арифметическое, быстрого, преобразования, фурье

...- во второй половине четвертого такта, а операцию вычитания - во второй половине (фиг.3,7), соответственно сумма КеА; + КеАКе 11 по сигналу из блока 16 принимается в выходной регистр 10 в середине четвер того такта, а разность КеАф - КеА г1к КеИ - по сигналу из блока 16 в конце четвертого такта в. выходной регистр 11.В пятом такте В умножителе 3 Вы 50 полняется умножение и произведениео/ 1 пйКеУ 0 по сигналу из блока 16 принимается в регистр 4, произведеоние 1 пй1 пй 0 по этому же сигналу принимается из регистра 4 в регистр 5, а во входной регистр 15 - действительная часть КеУ, во входной регистр 2 по сигналу из блока 16 принимается через коммутатор 1. с перво 394го входа устройства действительнаяочасть КеА исходного отсчета следующего...

Номер патента: 1387011

Опубликовано: 07.04.1988

Авторы: Бульбанюк, Фомичев, Эпштейн, Якименко

МПК: G06F 17/14

Метки: арифметическое, преобразования, процессора, сигналов, фурье

...разряда передается через соответствующий элемент ИЛИ 8 - 11 на второй вход одного из блоков элементов И 17 - 20, разрешая считывание на определенный информационный выход такого значения кода, которое к этому моменту времени сформировалось в соответствующем счетчике 2, 3, 4 или 5.Таким образом, на выходы устройства в соответствующие моменты времени считываются коды О, которые могут записываться в ячейки соответствующих 1-х зон буферного блока памяти или непосредственно подаваться в усреднители процессора для Фурье-преобразования сигналов (фиг, 2 б - в).Поскольку счетчики 2 - 5 начинают суммирование или вычитание с начальных значений кодов, соответственно равных О,, Х то на выходах арифметического устройства одновременно...

Номер патента: 1388893

Опубликовано: 15.04.1988

Авторы: Карасев, Савенкова, Шангин

МПК: G06F 17/14

Метки: арифметическое, вычисления, коэффициентов, фурье

...18 записываются ввыходные регистры 19 н 20, а затем вОЗУ. При втором цикле алгебраическогосуммирования на выходах сумматоров17 и 18 образуются суммы:Таким образом, дополнительная опеРация, необходимая для обработки действительных массивов, выполняется натом же самом оборудовании, что и баЗовая операция БПФ. Операция умножения комплексных массивов выполняетсяпри получении команды на входе 30.Преобразование операндов осуществляЕтся в соответствии с выражениями(3) и (4). Управляющие сигналы вырабатываются в соответствии с временной диаграммой на фиг.5, По сигналу32 на входы умножителей записываются.Входные операнды (первый операнд -через сдвигатели, а второй - по вхоДу И). Результаты перемножения через входы мультиплексоров 9-12 (посигналам...

Номер патента: 1392558

Опубликовано: 30.04.1988

Авторы: Белан, Кожемяко, Тимченко

МПК: G06F 7/38

Метки: арифметическое

...нулк). Бцчит 3(и( нроисхолитна нрдяжен(и дсо слига 11 а уира(1 якпим вх.и 47 .13(н;3 1( начяти присут 1 СХ ( 1, 1( И И. ( Кс(Я (. Л) Н И 33, КТОР(я ПО,с 3 Ц)2558 ется с выхола с(,ьчого ,их(31,3 11,111 2(15 о вречя с,ниа внр,во н;3 хо.(сх 1 и41 Ст;рпНХ рс)цряЛОВ О 6 ИХ р( ИС 1 рцН4 Но.счж н Ы 3(Т 11 р. ко ч О)31111111 131113,1с,КОТОР 11(. .Сс,3 с НЫ (Х. с(О.1 НХ ) В СИ.1 КОХ5 ОИ На нй с( И (5. (,ОтС(3 ("СНи Н(3 цц ХОн яо .,1 ч( н( 11,111 ) Ох,и3;к,+( ц длани 1 й 1;36,иии В чоч н, ко.ь= 1, тс 1 ктои 13 их,1(ь и с х и 31 3(р спрвцй ихИ 1 1 1, н(рвци ч н1 О 11,111 5, олиннала 1 ый г х(н 11 2, ити а.(г чнт 11,(И 25 н;3 счегнци сх.четчиксд), которы, (1 к чр,ь. Ихнолсч иты н(и т.1 с( к и х 0 6 р с 1 .с ( ) х 1,в1 (.Г1 и к (. 1 , ) р . ц х . 3...

Номер патента: 1413624

Опубликовано: 30.07.1988

Авторы: Кулакова, Медведева, Симонова

МПК: G06F 7/50

Метки: арифметическое, длиной, операндов, переменной

...унитарный код длины операндов, напри мер код числа 1. При этом устанавливаются значения "1" на выходах элементов ИЛИ 14, -14 и на -м управляющем входе коммутатора 8. После подачи на сумматор-вычитатель 3 кода операции суммирования или вычитания с входа 10 устройства на выходах элементов ИЛИ 13, -13 установится значение суммы или разности операндов, а на выходе 13сигнал, который 40 поступает на Е-й вход коммутатора 8. В зависимости от кода арифметической операции, поступающего с входа 10 устройства на вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7, на его выходе и, соот 45 ветственно, выходе 12 устройства сигналом " 1" отмечается перенос или заем в старшем разряде (сложение кодиФормула изобретения Арифметическое устройство с переменной длиной...

Номер патента: 1425656

Опубликовано: 23.09.1988

Авторы: Камельчук, Червяков, Шайкин

МПК: G06F 7/38

Метки: арифметическое

...5, и потактовому импульсу, поступающемучерез элемент И 13, так как на егодругом входе имеется потенциал логической единицы с входа 10, и элементИЛИ 19 на вход записи сдвиговогорегистра 5, результат (а+Ь) в (а-Ь)записывается в данный регистр. Второйтактовый импульс также переводит сумматоры-вьчитатели 1 и 3 в режим сложения, пройдя по цепи; элемент ИЛИ12, лемент И 15, счетный вход триггера 21.По третьему тактовому импульсу,поступающему через элемент И 14, навход сдвига сдвигового регистра 5,происходит сдвиг на два разряда вправо значения, записанного в сдвиговомрегистре 5, что соответствует делениюна четыре, и полученное произведениепоступает на выход 9 устройства, таккак на другой вход блока 6 элементовИ поступает сигнал через...

Номер патента: 1425666

Опубликовано: 23.09.1988

Авторы: Евстигнеев, Кошарновский

МПК: G06F 7/72

Метки: арифметическое, модулю

...устройства соответственно.Вычитание (а - Ь) может быть выполнено двумя способами. При первом1способе считаем, что операнд Ь поф 35ступает на вход 2 в дополнительном (обратном) коде, Тогда операциявычитания полностью аналогична операции сложения,При втором способе сначала произ Оводится формирование дополнительногокода второго операнда Ъ;, а затемвыполняется операция сложения. Формирование дополнительного кода производится в течение одного такта, в котором подаются сигналы на входы 23 и 25устройства.На вход 2 устройства перед началом операции подается Ь;, навход 26 - установочный сигнал. Послеполучения в модульном сумматоре 14 до.полнительного кода Ъ , производитсясложение а с дополнительным кодом Ь,так как это было описано...

Номер патента: 1425674

Опубликовано: 23.09.1988

Авторы: Домбровский, Дуда, Узлова

МПК: G06F 11/30, G06F 7/38

Метки: арифметическое, контролируемое

...контроля устройства.На чертеже приведена функциональная схема контролируемого арифметического устройства.Контролируемое арифметическое устройство содержит регистры 1 и 2 сдвига, сумматор 3, регистр 4 результата, блок 5 сравнения и вход 6 задания режима работы контролируемого арифметического устройства.Контролируемое арифметическое устройство работает следующим образом,Работа состоит из двух тактов - рабочего и контрольного. В рабочем ;такте на вход 6 задания режима работы контролируемого устройства подается нулевой сигнали-разрядные операторы поступают на регистры 1 и 2 сдвига, с выходов которых подаются на входы первого и второго операндов сумматора 3 (в (и+1)-х разрядах регистров 1 и 2 сдвига имеются нулевые сигналы). 15 25 30 35 40 45...

Номер патента: 1432517

Опубликовано: 23.10.1988

Авторы: Коляда, Селянинов, Чернявский

МПК: G06F 7/72

Метки: арифметическое, модулярной, системе, счисления

...синхронизации с второго По девятый соединены соответственно с управляющим входом блока вычисления интервального индекса произведения, с управляющим входом узла формирова 40 Ния результатов умножения, с выходом сигнала готовности устройства, с управляющими входами мультиплексоров первой группы, с первым и вторым вхоцами разрешения выдачи первого блока хранения констант, с управляющими входами мультиплексоров третьей группы, с управляющими входами мультиплексоров второй группы, о т л и ч аю щ е е с я тем, что, с целью расширения области применения,за счет об 50 работки операндов, представленных в форме с плавающей запятой, оно содержит узел обработки операндов, узел контроля аддитивного переполнения, Второй блок вычисления интервального...

Номер патента: 1441397

Опубликовано: 30.11.1988

Авторы: Болтков, Литвиненко, Фомин, Хлевной

МПК: G06F 7/72

Метки: арифметическое

...сложения только тем, что на вход 15 перед подачей операндов А и В на входы 8 и 9 соответственно подается уровень логического нуля, вследствие которого сумматор-вычитатель. 5 выполняет операцию вычитания.Режим умножения.При выполнении этой операции на входы 14, 15 и 12 подается высокий логический уровень, на вход 13 - низкий логический уровень, а на вход 16- код, по которому на выходе мультиплексора 18 формируется код числа О. Таким образом, на выходе мультиплексора 1 появляется код числа А, присутствующего на входе 8, на выходе блока 3 коммутации - О, на выходе мультиплексора 2 - код числа В, присутствующего на входе 9. На выходе сумматора-вычитателя 5 по окончании переходных процессов появляется код числа А, а по окончании переходных...

Номер патента: 1451679

Опубликовано: 15.01.1989

Авторы: Прохоров, Шатилло

МПК: G06F 7/38

Метки: арифметическое

...й на выходе 86 появляетсясигнал " 1", Его совпадение с событиемх (при этом на выходе 84 (" Событие" )устанавливается в " 1") вызывает выработку управляющего сигнала У ("Исполнить"), сигнала Ь (" Выполнение выходного условия"), выходного сигнала8, равных "1", на выходах 85, 87 и1451679 5 10 15 20 25 ЭО 35 40 45 50 55 88 соответственно. Появление сигнала1=1 соответствует рабочей фазе управляющего модуля. Переход из рабочейФазы н фазу гашения возможен толькопри условии, что сигнал на выходе 89(подтверждение вызова Я) равен "1",а сигнал на входе 86 равен "О".Устройство работает следующим образом,При включении питания устройства в счетчик 66 блока 4 записываются "0", что обеспечивается соединением управляющего входа 113 счетчика 66 с выходом...