Арифметическое устройство процессора для фурье преобразования сигналов

СОЮЗ СОВЕТСКИХ СОЦИАЛИСТИЧЕСКИ 70 БО,СПУБЛИН 511 4 5 06 г 15/332-г.й. . -.ф,Р САНИЕ ИЗОБРЕТЕНИ ВТОРСКОМУ СВИДЕТЕЛЬСТВУ(54) АРИФМЕТИЧЕСКИПРОЦЕССОРА ДЛЯЗОВАНИЯ СИГНАЛОВ(57) Изобретение относной технике и можетв специализированных пчисления элементарныхжения с вектором отсчемер, при анализе спектрзадачах идентификациидиофизике, океанологииния - повышение бьставленная цель достигго, что в состав устрообразователь 1 код в чрегистры 6, 7 сдвига, элеэлементы 15, 16 задержтов И 17 - 20, 2 ил. Е УСТРОЙСТВО УРЬЕ-ПРЕОБРАСУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Авторское свидетельство СССР1120347, кл. б 06 Р 15/332, 1983.Авторское свидетельство СССР115049, кл. 6 06 Г 15/332, 1983.Авторское свидетельство СССР1302293, кл. б 06 Р 15/332, 10.11.85. тся к вычислительбь 1 ть использованороцессорах для выфункций и их умноов сигнала, наприов и фильтрации ви диагностики в раЦель изобретестродействия. Поается за счет тойства входят претота, счетчики 2 - 5,менты ИЛИ 8 - 14,ки, блоки элемен- фкода на выходе равно Формула изобретения Изобретение относится к вычислительной технике и может быть использовано в специализированных процессорах для вычисления элементарных функций и их умножения с вектором отсчетов сигнала, например, при анализе спектров и фильтрации в задачах идентификации и диагностики в радиофизике, океанологии.Целью изобретения является повышение быстродействия.На фиг. 1 представлена функциональная схема предлагаемого арифметического устройства; на фиг. 2 а - иллюстрация вычисления произведений отсчета Х-сигнала на четверть периода синусной функции, выполняемых одновременно на четырех участках функции; на фиг. 2 б - г - временные диаграммы реализации алгоритма анализа через синтез ряда Фурье,Арифметическое устройство процессора для Фурье-преобразования сигналов (фиг. 1) содержит преобразователь 1 код - чатота, счетчики 2 - 5, регистр 6 сдвига (универсальный), регистр 7 сдвига, элементы ИЛИ 8 - 14, элементы5 и 16 задержки, блоки элементов И 17 - 20.Арифметическое устройство работает следующим образом,Предварительно К=М/4 выходов регистра 6 сдвига распределены таким образом, что они образуют четыре группы выходов, каждая из которых начинается с первого разряда. Причем интервалы времени Лт; (количество разрядов) между соседними выходами пропорциональны приращению соседних ординат синусной функции на каждом из ее участков на первой четверти периода (фиг. 2 а).В исходном состоянии на вход Начальная установка устройства подается одиночный импульс (например, с пульта оператора), который через элемент ИЛИ 13 подается на входы обнуления логических элементов, устанавливая их в нулевое состояние). При начале работы на вход Запись устройства подается синхроимпульс, который поступает на входы записи регистров 6 и 7 сдвига, разрешает выполнение следующих логических операций: в регистре 6 сдвига изменяется на единичное состояние первого разряда, а в регистр 7 сдвига разрешается запись кода Х, подключенного к входу устройства (где пз - номер цикла преобразования отсчетов Х =Х (гпЛ 1) входного сигнала),После этого синхроимпульс поступает с выхода элемента 15 задержки и через элемент ИЛИ 14 на вход регистра 7 сдвига, осуществляя сдвиг вправо его содержимого, вследствие чего новое значение содержимого становится равным Х /2. Через интервал времени, заданный элементом 16 задержки, синхроимпульс поступает на входы счетчиков 3 и 4, осуществляя запись в них кода Х,/2 с выхода регистра 7 сдвига,5 1 О 15 20 25 30 35 40 45 50 55 а синхроимпульсом на управляющем входе преобразователя 1 код - частота разрешается начало поступления на его выход потока импульсов частоты Р, пропорциональной амплитуде входного отсчета Х,.Одновременно на вход устройства начинают поступать тактовые импульсы, осуществляющие сдвиг импульса с первого в последующие разряды регистра 6 сдвига. Поступая на выход одной из групп выходов п, п пз или п регистра 6 сдвига, единичное состояние соответствующего разряда передается через соответствующий элемент ИЛИ 8 - 11 на второй вход одного из блоков элементов И 17 - 20, разрешая считывание на определенный информационный выход такого значения кода, которое к этому моменту времени сформировалось в соответствующем счетчике 2, 3, 4 или 5.Таким образом, на выходы устройства в соответствующие моменты времени считываются коды О, которые могут записываться в ячейки соответствующих 1-х зон буферного блока памяти или непосредственно подаваться в усреднители процессора для Фурье-преобразования сигналов (фиг, 2 б - в).Поскольку счетчики 2 - 5 начинают суммирование или вычитание с начальных значений кодов, соответственно равных О,, Х то на выходах арифметического устройства одновременно формируются коды четырех участков синусной функции (фиг. 2 а). Причем каждое значение кода пропорционально произведению отсчета сигнала Х на 1-й отсчет синусной функции, заданный 1-м временным интервалом Лт;==ХЛт,. Вследствие этого каждое значение О=Х,яп( - ХЛт;), пз=1, 2,М,у К-= Щ аПосле сдвига одиночного импульса на последний выход регистра 6 сдвига он поступает также на его вход Сброс, обнуляя его содержимое, и через элемент ИЛИ 3 поступает на входы обнуления счетчиков 2 - 5, регистра 7 сдвига и преобразователя 1 код в часто, а также на выход окончания вычислений арифметического устройства, что является микрокомандой начала последующих операций в процессоре и разрешением подключения на информационный вход устройства следующего отсчета Х + анализируемого сигнала. Арифметическое устройство процессора для Фурье-преобразования сигналов, содержащее первый блок элементов И, первый счетчик, первый регистр сдвига, триэлемента ИЛИ и преобразователь код-частота, выход которого подключен к счетному входу первого счетчика, информационный выход которого подключен к первому входу первого блока элементов И, выход которого является первым информационным выходом устройства, информационным входом которого является информационный вход преобразователя код-частота, выход старшего разряда первого регистра сдвига является выходом окончания вычислений устройства и подключен к входу обнуления первого регистра сдвига и первому входу первого элемента ИЛИ, второй вход которого является входом начальной установки устройства, входом синхронизации записи которого являются соединенные между собой первые входы второго и третьего элементов ИЛИ и вход разрешения записи первого регистра сдвига, тактовый вход которого подключен к выходу второго элемента ИЛИ, второй вход которого является такто вым входом устройства, отличающееся тем, что, с целью повышения быстродействия, в него введены второй, третий и четвертый блоки элементов И, второй, третий и четвертый счетчики, четвертый, пятый, шестой и седьмой элементы ИЛИ, первый и второй элементы задержки, второй регистр сдвига, выход которого подключен к информационным входам второго и третьего счетчиков, информационные выходы которых подключены к первым входам щ соответственно второго и третьего блоков элементов И, выходы которых являются соответственно вторым и третьим информационными выходами устройства, четвертьм информационным выходом которого является выход четвертого блока элементов И, пер вый вход которого подключен к информап онному выходу четвертого счетчика, инфр мационный вход которого подключен к и формационному входу устройства, вход рарешения записи второго регистра сдв,; соединен с входом первого элемента за держки, входом разрешения запи;и нетр 1 ого счетчика и подключен к входу синхр)- низации записи устройства, выход .",ц элемента задержки подклЮцен к м ,у иорого элемента задержки и втрому вх).,элемента ИЛИ, вхд ),подключен к тактовому вход ) ор.) гистра сдвига, вход обнуления к)п ц динен с входами обну,Гния с 1)Б, в Г третьего и четвертого счстц:1 ), о вателя код.частота и подключен к в х) к первого элемента ИЛИ, вьод тццэлемента задержки подклк)цен к )хда р решения записи второго и тртьсг)ц г иков и преобразвателя код - ц стот), выход которого подключен к счетным входам второго, третьего и четвертого счетчиков, вторые входы первого, второго, третьего и четвертого блоков элементов И подключены к выходам соответственно четвертого, пятого, шестого и седьмого элементов ИЛИ, первые, вторые и третьи входы которых подключены к выходам соответствуюгцих разрядов соответственно первой, второй и третьей групп первого регистра сдвига.=Х(777 Н) Составитель А. БаранТехред И. ВересТираж 704о комитета СССР по деламва, Ж - 35, Раушская нфическое предприятие, г. У дактор И. Шуллаказ 1223/48НИИПИ Государственног113035, МосПроизводственно-полигра Корректор Г. РешетниПодписноеизобретений и открытийб., д. 4/5жгород, ул. Проектная, 4