Арифметическое устройство
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1441397
Авторы: Болтков, Литвиненко, Фомин, Хлевной
Текст
Из обре те ние относится к вычислительной технике и может быть использовано в системах обработки информации, представленной в модулярном коде. 5Целью изобретения является расширение функциональных возможностейза счет вычисления позиционной харак- .теристики модулярного кода,На фиг.1 представлена схема арифметического устройства, на фиг.2схема одного иэ вариантов блока коммутации.Арифметическое устройство (фиг.1)содержит мультиплексоры 1 и 2, блок 153 коммутации, блок 4 умножения, сумматор-вычитатель 5, первый установочный вход 6 устройства, регистр 7,вход 8 первого операнда устройства,вход 9 второго операнда устройства, .20выход 10 устройства, тактовые входы11-15 устройства, второй установочныйвход 16 устройства.Блок 3 коммутации (фиг.2) содержитмультиплексоры 17 и 18. 25В работе устройство (фиг.1) использует следующее.,В модулярном коде число Х представлено остатками от деления (наименьшими положительными вычетами) З 0числа на основания Р, , Р кода1которые должны удовлетворять условиювзаимной попарной простоты.Для определения будем считать, чтосистема оснований упорядочена, т.е35РРАрифметические операции над операндами А - (о , о) и В -(, , (3) выполняются параллельнои независимо над соответствующими парами остатков ю(; и Р; , т.е.С, =(М;+91/= 1 п,где С - , (С, С) - результат операции4 - операции сложения, вычитания45или умножения.Для обеспечения возможности определить, в какой части диапааона( ( Рп, где Р= .П Р, находится число 501-Х, будем вычислять позиционную характеристику видаПозиционную характеристику вычислим последовательно; лЕф Г 1)1(1 Х Р)1) 1) (Х Р ) =--- " -1), ргМ 4 Ри Известно,что число Х в позиционной системе счисления может бытьпредставлено какХ = ; Х;, - гр, (3)1 ггде (3, - базисные числа, для каждогоиз которых справедливо 1 Рш 1 Р 11Р - =-1( Р )4 (4)Фг - некоторое число, такое, чтоХ Е 1 Р 2. Р; шр Учитывая, что Й; = - = - -- цег 1 Р; Р Р 1 лое число при 2 = 2,п, 3, = Р1 фУчтем, что3,1 РС Р Р 2а так как р р = О вследствие того1Фчто 1 делится нацело на любое иэоснований Р , тоЭ(9) О - 1 я, (Х Р, )-ф = Р, и что РРимеет взаимопростые делители Р -Р,процедура получения в 1 (11 Х 1 р ) можетбыть распараллелена, т,е. представлена в виде независимых процедур получения остатков ф ",2. а 3 попуч лги г)вон/ил.1 .Ть иэ иГФ 1остатков и , , н по основаниямР, , Г, которые и определяют 5характеристику 1(х в непозициоонном коде,Мультиплексоры 1 и 2 аналогичныдруг другу, каждый из них разрядносОтью щ =1 о Р; . При подаче высос,- - Гкого логического уровня на входы 14и 12 на выходах мультиплексоров .1 и2 появляются коды, присутствующиена входах 8 и 9 соответственно. Приподаче низкого логического потенциалана входы 14 и 12 на выходах мультиплексоров 1 и 2 появляются код, присутствующие на выходе регистра 7 и20входе 6 соответственно.Мультиплексор 18 имеет и входов,каждый иэ которых разрядностью1 о Р. Код на выходе мультиплексора 18 соответствует коду на одномиз его входов. Подключение к выходузаданного входа определяется кодомна входе 16. Мультиплексор 17 аналогичен мультиплексорам 1 и 2.Блок 4 умножения представляет собой группу из п умножителей по модулям Р соответственно,Сумматор-вычитатель 5 выполнен ввиде и комбинационных сумматоров-вычитателей по модулю Р;,. На его выходах образуется либо сумма чисел, кодкоторых сформирован на,выходах мультиплексора 1 и блока 3 коммутации,либо разность между числом, код которого сформирован на выходах мульти 40плексора 1 и числом, код которогосформирован на выходах блока 3 коммутации.Регистр 7 представляет собой параллельный в-разрядный регистр, содержимое которого изменяется в моментсмены потенциала на входе 11,Устройство (фиг. 1) работает следующим образом.Режим сложения.На входы 14 и 13 подан высокий логический потенциал, под действием которого на выходах мультиплексора 1 и блока 3 коммутации появляются коды остатков К; и 3; операндов А и В соответственно. На вход 15 подан высокий логический потенциал, под действием которого блок 5 вычисляет сумму 9 /одноименных остатков по модулю Р.На вход 12 подается уровень логической единицы, поэтому на вход блока 4 умножения поступает код числа 1 с входа 6 устройства. Результат сложения из сумматора-вычитателя 5 умножается на единицу в блоке 4 умножения, и по окончании переходных процессов в указанных блоках на вход 11 подается короткий импульс, который защелкивает результат суммирования в регистре 7, после чего результат огерации может быть снят с выхода 10.Режим вычитания.Режим вычитания отличается от режима сложения только тем, что на вход 15 перед подачей операндов А и В на входы 8 и 9 соответственно подается уровень логического нуля, вследствие которого сумматор-вычитатель. 5 выполняет операцию вычитания.Режим умножения.При выполнении этой операции на входы 14, 15 и 12 подается высокий логический уровень, на вход 13 - низкий логический уровень, а на вход 16- код, по которому на выходе мультиплексора 18 формируется код числа О. Таким образом, на выходе мультиплексора 1 появляется код числа А, присутствующего на входе 8, на выходе блока 3 коммутации - О, на выходе мультиплексора 2 - код числа В, присутствующего на входе 9. На выходе сумматора-вычитателя 5 по окончании переходных процессов появляется код числа А, а по окончании переходных процессов в блоке 4 результат произведения остатков О; и , по модулю Р в момент подачи импульса по входу 11 "защелкивается" в регистре 7.Сложение, вычитание и умножение являются однотактными операциями, при выполнении которых сигналы на входах 6, 11-16 не изменяются. При вычислении позиционной характеристики г на входы 13 и 15 поданы низкие логические уровни, под действием которых код на выходе блока 3 определяется кодом на выходе мультиплексора 18, сумматор-вычитатель 5 работает в режиме вычитания, а на выходе мультиплексора 2 присутствуют коды с входа: 6 устройства.На входы 8 и 9 подается код числа Х, позиционная характеристика которого вычисляется.41397 6 5 14На пе рвом шаге на вход 16 подан 1код, под действием которого на выходе блока 3 формируется код остатка х.На вход 14 подан высокий логический уровень, и на выходе мультиплексора 1 присутствуют коды остатков х т ф хНа вход 6 подается код чисел О,.1 ф 1Рф рт Р рТаким образом, по окончании переходных процессов в блоках 1, 3 и 5 на выходе сумматора-вычитателя 5 будет сформировано значение(х; - х,)(р д = 2,п.По окончании переходных процессов в блоке 4 на его выходе будут сформированы значения 11 1+1 = х - х ) -1 Р, р,л 1Значение и в момент поступленияимпульса на вход 11 "защелкиваются"в регистре 7. После этого на вход 14подается нулевой логический уровень,и он не изменится до окончания работы устройства.На втором шаге на вход 16 подается код, под действием которого на выходе блока 3 формируется код числа2На вход 6 устройства подаются числа О, О,1 ф 1" Р 1 " а РЛТаким образом, на выходе сумматора-вычитателя 5 будут сформированы значенияФ --р., а на выходе1блока 4 - значения Р,1 Р,В момент поступления импульса на вход 11 значения" защелкиваются" в регистре 7.Аналогично работа устройства продолжается до тех пор, пока не будет полУчено значение и(х 1 р ) в модУлярном коде. Фо рмула из обре те ния 1. Арифметическое устройство, содержащее два мультиплеисора, блок коммутации, блок умножения, сумматорвычитатель и регистр, причем выход регистра является выходом устройства, первый тактовый вход которого соеди" нен с входом разрешения приема регистра, выходы первого мультиплексора и блока коммутации соединены соответственно с первым и вторым информационными входами сумматора-вычитателя, выход второго мультиплексора соединен с входом первого сомножителя блока умножения, вход первого операнда устройства соединен с первым информационным входом первого мультиплексора, тактовые входы с второго по четвертый устройства соединены соответственно с управляющим входом второго мультиплексора, с первым управляющим входом блока коммутации и с управляющим входом первого мультиплексора, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет вычисления позиционной характеристики модулярного кода, вход второго операнда устройства соединен с первым информационным входом блока коммутации и с первым информационным входом второго мультиплексора, второй информационный вход которого соединен с первым установдчным входом устройства, выход блока умножения соединен с ин" формационным входом регистра, выход которого соединен с вторыми информационными входами первого мультиплексора и блокакоммутации, второй управляющий вход которого соединен с вторым установочным входом устройства, выход сумматора-вычитателя соединен с входом второго сомножителя блока умножения, пятый тактовый вход устройства соединен с управляющим входом сумматора-вычитателя.2. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок коммутации содержит два мультиплексора, причем первый информационный вход блока коммутации соединен с первым информационным входом первого мультиплексора, управляющий вход и выход кото" рого являются соответственно первым управляющим входом и выходом блока коммутации, второй управляющий вход которого соединен с управляющим входом второго мультиплексора, выход ко-торого соединен с вторым информационным входом первого мультиплексора, информационные входы второго мультиплексора соединены соответственно с входом первого разряда первого инфор мационного входа и с входами разрядов второго информационного входа блокакоммутации. 10 15 20 25 30 35 40 45 50 551441397 Составитель А.КлюевТехред М.Дидык Корректор Л.Пилипенко Редактор Е. Копча Заказ 6289/52 Тираж 704 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж 35, Раушская наб д, 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4
СмотретьЗаявка
4271100, 29.06.1987
СТАВРОПОЛЬСКОЕ ВЫСШЕЕ ВОЕННОЕ ИНЖЕНЕРНОЕ УЧИЛИЩЕ СВЯЗИ ИМ. 60-ЛЕТИЯ ВЕЛИКОГО ОКТЯБРЯ
ХЛЕВНОЙ СЕРГЕЙ НИКОЛАЕВИЧ, БОЛТКОВ АЛЕКСАНДР ПАВЛОВИЧ, ЛИТВИНЕНКО ПЕТР ТРОФИМОВИЧ, ФОМИН ВЛАДИМИР ВИТАЛЬЕВИЧ
МПК / Метки
МПК: G06F 7/72
Метки: арифметическое
Опубликовано: 30.11.1988
Код ссылки
<a href="https://patents.su/5-1441397-arifmeticheskoe-ustrojjstvo.html" target="_blank" rel="follow" title="База патентов СССР">Арифметическое устройство</a>
Предыдущий патент: Табличный сумматор вычетов
Следующий патент: Многоканальное устройство динамического приоритета
Случайный патент: 303453