Патенты с меткой «арифметическое»

Номер патента: 399859

Опубликовано: 01.01.1973

Автор: Авторы

МПК: G06F 7/38

Метки: арифметическое, комплексными, операций, специализированное, числами

...устройства являются входы регистров 1, 2, 3, 4. Выходы знаковых разрядов этих регистров сообшаются с блоком 5, выход которого сосдинсн со входами формирователей поразрядных произведений 6, 7, 8, 9. Выходы информационных разрядов регистров 1, 2, 3, 4 подключены к другим входам этих же формирователей поразрядных произведений таким образом, что формирователь 6 образует поразрядные произведения РеАЯеВ, формирователь 7 - 1,А К,В, формирователь 8 - 1 АУВ и формирователь 9 - Я,АРВ. Выходы формирователей 6 и 9 подключены ко входам наборов сумматоров 1 О, а выходы формирователей 7 и 9 - ко входам наборов 11 сумматоров. Выходы 12, 13 комбинационно-накаливающих сумматоров являются выходами АУ, причем, с выхода 12 получаем реальную часть...

Номер патента: 362295

Опубликовано: 01.01.1973

Авторы: Власов, Кузин, Никифоров

МПК: G06F 7/38

Метки: арифметическое, параллельного

...выполняется сложение кодов по мо;влю 2 и одновременно производится сдвиг результата на один разряд вправо.Выполнение этих ЭО (элементарных операций) осуществляется следующим образом.На шины 28 и 24 подаются потенциалы,разрешающие сдвиг кодов в приемном и накапливающем регистрах вправо. В -м разря О де приемного и накапливающего регистровмогут быть четыре возможных комбинации кодов; 00, 11, 10 и 01. Результат сложения по модулю 2 будет равен единице, тогда, когда значения кодов в рассматриваемом разряде не совпадают. Если в приемном регистре г-го разряда хранится код единицы, а в триггере 4 накапливающего регистра записан нуль, то со схемы совпадения И 14 на вход семы сборки ИЛИ 12 и далее на И 9 поступит сигнал. Этот сигнал закроет...

Номер патента: 368599

Опубликовано: 01.01.1973

Автор: Мельников

МПК: G06F 7/60

Метки: арифметическое

...счетчик 9 установится в 0, схема И 10 закрывает схему запрета 2, В счетчик 11 перенесено первое слагаемое. Следующее слагаемое переносится в счетчик результата 11 аналогично. В счетчике образуется сумма слагаемых. Вычитаемые подаются на входы 14 в прямом коде. При этом слагаемые могут быть занесены в прямом коде, а.Заказ 619/7 Изд.185 Тираж 647ЦНИИПИ Комитета по делам изобретений и открытий при СоветМосква, Ж, Раушская наб., д. 4/5 Подписноеинистров СССР пография, пр. Сапунова,вычитаемые в обратном, но для,этого счетчик 9 должен быть вычитающим.При выполнении операции умножения сомножитель. подается один на входы 13, а другой - ,на входы 14 в обратном коде, Как только на вход 14 поступает сомножитель, схема запрета 2 открывается, и...

Номер патента: 369564

Опубликовано: 01.01.1973

Авторы: Авторы, Метрологии, Погребецкий

МПК: G06F 7/38

Метки: арифметическое

...коде, а частное необходимо получить в двоичном коде, заключается в следующем.Переключатели 14 - 17 устанавливаются соответственно в положения (контакты) 21, 23, 27 и 25. По команде Пуск, подаваемой на клемму 20, схемы И 7 и 9 открываются, а схемы И 8, 10 и 11 закрываются, в блок 1 устанавливается режим деление частоты, С подачей на клемму 18 делимого в виде последовательности импульсов, последняя по. ступает через схему И 7 в блок 1, на выходе которого формируется пакет импульсов, число которых равно частному, которые пройдя через схемы И 9 и ИЛИ 13, поступает на счетный вход двоичного счетчика 2, преобразуясь в нем в двоичный код.Работа устройства в режиме извлечения квадратного корня из числа, представленного унитарным кодом, с...

Номер патента: 377769

Опубликовано: 01.01.1973

Автор: Хмельник

МПК: G06F 7/38

Метки: арифметическое, комплексными, операций, числами

...входы 3 и 4 сумматоров 1 и 2 так, что каждая схема 19 присоединена к одноименному одноразрядному сумматору 16. Вторые входы левых схем 21 этих коммутаторов присоединены к выходам одноименных триггеров регистров слагаемых, а вторые входы правых схем 20 - выходам триггеров с номером и, если схема 20 имеет номер2 т, и+т, если схема 20 имеет номер 2 т+1,Коммутатор 8, связывающий выходы одноразрядных сумматоров с регистром результата, присоединен выходами всех схем 19 ко входам одноименных триггеров регистра результата. Вторые входы его левых схем 21 присоединены к выходам одноименных одноразрядных сумматоров 16, а вторые входы правых схем 20 - к выходам одноразрядных сумматоров 16 с номером 2 пг, если схема 20 имеет номерпг(п, 1+2 пг - 2 п,...

Номер патента: 378845

Опубликовано: 01.01.1973

Авторы: Бочоришвили, Изобретени, Ладари, Метрологии

МПК: G06F 7/72

Метки: арифметическое, классов, остаточных, системе

...позволяет преобразовать содержимое приемного регистра в дополнительный код, для этого высокий управляющий сигнал подается на вход Сг, В случае, когда содер жимое приемного регистра требуется пере3дать в прямом коде, высокий управляющий сигнал поступает на вход С,.Выходы дешифраторов Д, и Дг поступают на соответствующие входы матрицы М, При этом каждый из элементов 1/ (1=1 - :3, =1 - :3), реализующих логическую функцию И, расположен на пересечении соответствующей пары выходов схем Дг и СП.Каждому из элементов И матрицы М приписываются значения результатов операций сложения, вычитания и умножения (по модулю 3), выполняемые над величинами, соответствующими, значениям пары входов матрицы, на пересечении которых расположен данный элемент...

Номер патента: 419891

Опубликовано: 15.03.1974

Автор: Василенко

МПК: G06F 7/72

Метки: арифметическое, классов, остаточных, системе

...умножения), при сложении, если операнды имеют одинаковые знаки, при вычитании, если знаки операндов разные (через схемы передачи операндов в прямом коде). Если при выполнении операции сложения первый операнд положителен, а второй отрицателен и при выполнении операции вычитания оба операнда положительны, то первый операнд передается в прямом, а второй . - в дополнительном коде. Если при выполнении операции сложения первый операнд отрицателен, а второй положителен и при выполнении операции вычитания оба операнда отрицательны, то первый операнд передается в дополнительном, а второй - в прямом коде. Управление передачей операндов в том или ином коде осуществляется схемой определения знака и управления схемами передач операндов. При...

Номер патента: 429423

Опубликовано: 25.05.1974

Авторы: Войников, Востриков, Родионовский

МПК: G06F 7/54

Метки: арифметическое

...и схемы НЕ 21 во время последнего и-го сдвига регистров 1 и 2. При этом, если в знаковых разрядах регистров 1 и 2 были записаны единицы и отсутствовал перенос с выхода линии задержки (первая комбинация переполнения а а сгде а, - 1 знакового разряда регистра 1; Ь - 1 знакового разряда регистра 2, с. - , - О переноса от сложения старших разрядов мантиссы), то срабатывает схема совпадения 10, принудительно устанавливая триггер 27 знакового разряда регистра 1 з единичное положение, соответствующее истинному значению результата знакового разряда. Одновременно сигнал с выхода этой схемы 10 поступает на входы схем ИЛИ 11, 19, устанавливает триггер 7 схемы анализа переполнения в единичное положение и с помощью схемы НЕ 21 запрещает раооту схем...

Номер патента: 434408

Опубликовано: 30.06.1974

Авторы: Бородулин, Конюхов, Назаров, Федосеев

МПК: G06F 7/38

Метки: арифметическое, двоично-десятичное, динамической, циркуляционнойпамятью

...относится к области вь тельной техники, преимущественно к на ным электронным клавишным маши программным управлением.По основному авт, св, 256365 из арифметические устройства, использут качестве регистров памяти для хранен рандов и результатов вычислений дин скую циркуляционную память, наприме нитострикционную линию задержки, и щие в своем составе регистр сдвига, довательный двоичный сумматор и це дачи корректирующего кода. первого слагаемого посту хода 9 блока 1 на вход 14344 Составитель А. Рыбинсхрел й. Куклина орректор Е. Миронова Редактор Е. Дайч Тираж 624 Совета Минис открытий наб., л. 45Изд,1803Государственного компте по делам изобретении Москва, %-35, Раушск каз 3024/10ЦНИИ Полпнспов СССР пографпн, пр. Сапунова, 2 регистра...

Номер патента: 437071

Опубликовано: 25.07.1974

Авторы: Виноградов, Горбачев, Жуков, Судьин

МПК: G06F 7/38

Метки: арифметическое

...входы коммутатора 8, благодаря чему по первым входам коммутагора, определяемым кодами операций и признаками, смешанными на шифраторе кодов, на первые входы операционной части арифметического устройства подаются управляющие сигналы, включая необходимые регистры операционной части и сумматор. Таким образом, элемент задержки 5, вентили 6 и смеситель 7 управляют включением в определенные моменты времени соответствующих регистров операционной части и сумматора, необходимых для выполнения данной арифметической операции. Блок управления, кроме того, в определенные моменты времени выдает по вторым выходам импульсные управляющие сигналы на вторые входы коммутатора, благодаря чему по вторым выходам коммутатора на вторые входы операционной...

Номер патента: 445042

Опубликовано: 30.09.1974

Авторы: Духнич, Макаревич, Митраков

МПК: G06F 7/38

Метки: арифметическое

...что на вход вычитателя 11 поступае ц; -й-ФКоммутирующий блок 8 подключает квходу вычитателя 13 один из сдви=говых выходов 14 регистра 3 так,что на вход вычитателя 13 постуйает Х 2-д" /,ФПо Одному из управляющих вхо=дов 15 на коммутирующие блоки 1 б.,17 из устройства управления падается команда по которой коммутирующий блок 11 подсоединяет к входусумматора-вычитателя 18 один изсдвиговых выходов 1+ регистра 3так, что на вход сумматора-вычитателя 18 проходит у, -Л-з 1 , Еам мутирующий блок 17 подключает квходу сумматора-вычитателя 19 Одиниз сдвиговых выходов 12 регистра2 так, что на вход сумматора-вычитателя 19 поступает Ц, Я-Р 4На второй вход сумматора 9 свыхода регистра 1 падается .Е , получающееся на выходесумматора 9, записывается в...

Номер патента: 454549

Опубликовано: 25.12.1974

Авторы: Богданов, Кузьмин

МПК: G06F 7/38

Метки: арифметическое

...в регистре результата располагается старшим разрядом в тетраде 8, младшим - в крайней ближайшей к выходу 2 тетраде регистра результата, Сигнал признака отсутствия арифметической операции по входу 1 устройства прекращается, в результате чего циркуляция через схему И 7 запрещается,В течение первой тетрады синхроимпульсов сдвига младшей десятичный разряд регистра результата с выхода 2 поступает на сумматор 15, где складывается с младшим десятичным разрядом регистра постоянного операнда, который подается на вход 4 сумматора. После сложения в конце первой тетрады результат поступает на регистре коррекции 16.В момент совпадения признака арифметической операции (вход 1 устройства) и второй тетрады синхроимпульсов сдвига (третий вход...

Номер патента: 467347

Опубликовано: 15.04.1975

Авторы: Леусенко, Морозевич

МПК: G06F 7/38

Метки: арифметическое

...схем сравнения 2, на первые входы которых поступают значения мантисс сомножителей, а на вторые входы - значения ЗО равновероятных двоичных чисел, выходы схемсравнения подключены ко входам схемы совпадения 3; устройство деления, состоящее из счетчика 4 с управляемым коэффициентом пересчета, вход которого подключен к выходу схемы 3 и ко входу дешифратора 5 масштабного коэффициента, второй вход которого подключен к выходу счетчика 4, а выход - к третьему входу регистра 1; устройство алгебраического сложения, включающее дешифратор записи 6, первый вход которого подключен к выходу счетчика 4, а второй вход - к выходу регистра 1, выходы дешифратора 6 подключены ко входам реверсивного счетчика 7 мантиссы суммы.Функционирование арифметического...

Номер патента: 481034

Опубликовано: 15.08.1975

Авторы: Гнитько, Ковалев

МПК: G06F 7/385

Метки: арифметическое

...первого и второго сумматоров, выходы суммы которых соединены со Входами соот- зо Ветстье 1 по нечетпых и четных рсгистро 13, при этом выходы нечетых фаз схемы синх 30 нпзацип сое;шнены СО Вторым Входом псрьой 51 чсйкп псрсноса, 2 Выходы 1 етнь 1 х фаз схемы с:нхроппзацш; сосдпнеЕЕЫ со вторым Входом Второи ячепкп переноса, выход которои СОС, ИВЕН С ОДППХ ЕЕЗ ВХОДОВ ПЕ 3 ВОЕО СУ:МТО- ра,Схема арифметического устройства прнедена на чертеже.,5 стройство состоит из Одноразрядных комОинационных ст .1 ме 1 т 0130 В 1, 2, выхОДь Ес 3 еНОса которых сосдпнены со 3 ходам 11 ячсек пе 13 еноса 3, 4.Выходы схемы спнхРонпзацпи 5 (5 ь 55 ь , 5 и) заведень; со сдвшом на одну фазу и" сдвш ающпе регистры 6, 7, Ь, 9, прпем количество и разрядность...

Номер патента: 482738

Опубликовано: 30.08.1975

Авторы: Беспалов, Будовский, Козлов, Точин, Шагулин

МПК: G06F 7/38

Метки: арифметическое

...регистров 4 и 5.В этом случае числа заносятся в координатно-адресные регистры 4 и 5. С третьего выхода блока местного управления 7 на управляющий вход элемента И 10 выдается разрешающий сигнал, а с второго выхода блока 7 вырабатывается сигнал спроса, который проходит последовательно соединенные элемент ИЛИ 9 и элемент И 10 и поступает на третий вход постоянного запоминающего блока 3. Результат сложения в виде суммы снимается с первого выхода постоянного запоминающего блока 3 и записывается в регистр результатов 1.2. Разрядная сетка первого и второго слагаемых больше разрядной сетки координатно- адресных регистров 4 и 5.В этом случае младшая часть первого и второго слагаемых заносится в координатно-адресные регистры 4 и 5. С...

Номер патента: 518767

Опубликовано: 25.06.1976

Автор: Шапиро

МПК: G06F 7/50

Метки: арифметическое, вычислительной, расчета, ткани

...входа 431 не пройдет через элемент 17 на усилитель 21. Триггеры 35 и 36 коммутатора 8 остаются в исе ходном единичном положении, а на выходе блока 9, ак и прежде, по очередному тактовому импульсу вырабатывается вы пульс непереноса, по которому содержие мое приемного регистра 3 (код длины первого настила) суммируется с содержимым сумматора 3.Если признак округления первой загон товки имеется (добавочная клавиша на первом регистре клавиатуры яажата), то на потенциальном входе элемента 17 е высокий отпирающий уровень напряжения,.Поэтому импульс занесения кода первое го настила через элементы 17 и д.9 пою ступает на усилитель 21, с выхода кото. оого через постоянно открьггый по потев циальному входу элемент И 28 коммута тора 8 и элемент ИЛИ...

Номер патента: 522497

Опубликовано: 25.07.1976

Авторы: Антонов, Арефьев, Левин, Мокров, Почечуев, Пряхин, Храмцов, Царев, Шульгин

МПК: G06F 7/38

Метки: арифметическое

...операщщ. При логической опера - пни ИЛИ на регистр 1 подаются оба операнда одновременно с регистров 3 и 4, В этом случае триггеры регистра 1 реагируют на дизьюнкпию двух передач.Умножение осуществляется младшими разрядами вперед, одновременно на 4 разряда без анализа питого, с запоминанием переноса из младшей тетрады множителя. Кратные множимого поступают на регистры 3 и 4 согласно табл. 1Таблипа 1.522497 нос втетрад ает н то ж дующем полутакт произведением, с вправо, Таким об итера-и с и й запятой цро-. имого. Нормадится, так как ж множителя лизац оизв ньщает колих нулевых тет улевых тет чество итерации на ч о эти 25 с состветствуведения, что хеме управлени н Перенос в следующую тетраду задаетшестнадцатикратное множимое. Для подачи...

Номер патента: 525084

Опубликовано: 15.08.1976

Автор: Зазнова

МПК: G06F 7/38

Метки: арифметическое, вычитания, двухразрядных, основанием, системе, сложения, счисления, умножения, чисел

...и 15 и блок формирования переносов 16. 5На входы его подается четыре двухразрядных минус-двоичных числад:(-2)а ао, В=(-2.) Ь +Ь,с:(-2,)с с )и=( Р +ои с выхода снимается два двухразрядныхминус- двоичных числа а=в -Ь +Х =(-2)е +е 2 2 2 1 о Таким образом, описываемое устройство по сравнению с известными имеет, во-первых, меньше число управляющих входов, вовторых, большие логические возможности, так как обрабатывает два разряда одновременно, в - третьих, требует более простого управления вследствие применения минус- -двоичной системы счисления. Все это обеспечивает возможность построения разнообразных систем сравнительно из небольшого числа модулей.- хВ35формула изобретения Минус-двоичное числом имеет три разря- да Арифметическое устройство...

Номер патента: 525950

Опубликовано: 25.08.1976

Автор: Мингалеев

МПК: G06F 7/38

Метки: арифметическое

...знакового разряда регистра 3 соединен с первым входом элемента И 1 , второй вход которого соединен с тактовой шинойВторой такт", а выход - с входом триггера 12, прямой выход которого соединен с вторымвходомэлементаИЛИ 10, выход которого соединен с входом переноса в младший разряд блока 4.Регистры 2 и 3 представляют собойфункционально полный регистр, запись кода на который производится двумя тактирующими импульсами внутри такта.Группы элементов И 5 и 6, группа элементов ИЛИ 9 совмещаются с входными логиками триггеров регистра 2, 45Перед сравнением числа, заданные в дополнительном коде, направляются на регистры 1 и 3, Сравнение производится путем вычитания чисел с последующим анализом результата. При выполнении операции может 50 быть два...

Номер патента: 526891

Опубликовано: 30.08.1976

Авторы: Немытов, Оранский

МПК: G06F 7/38

Метки: арифметическое

...по следующему алгоритму 25 Ь)+1= Ьл+ 1)Ь 02 "+", Ь-+а; (1) с;+, = с, + =;с- ц+1, с -а, (2) гле направление итерационного процесса определяется знаком+ 1, если Ь,(а с; = - 1, еслц Ь;,аостанов, если Ь;, = ас, 35 )при этом К = О, 1, 2Выполнение условия 1 пп Ь, = а приводит к справедливости равенства 11 гп с, = с 1, 40),О)Выполнение мпожитсльцо-лслительцой операции представляет собой итерационный процесс, реализующий зависимости (1) - (3), ц состоит цз ряда однотипных тактов. 45Число (с) вводится в сумматор-вычцтатель 1, число (Ь) - в сумматор-вычитатель б, а число (а) - в сумматор-зычцтатель 12. В регистрах 2 и 7 путем слзцгозой операции реализуется получение величин с . 2 - 1+н и 50 Ь 2 ц+" (К - номер итерации)которые суммцру ются в...

Номер патента: 526914

Опубликовано: 30.08.1976

Авторы: Моцонашвили, Хлебин

МПК: G06G 7/12

Метки: арифметическое

...- с 45нагрузочным резистором 32 и выходной клеммой 38. Нагрузочный резистор 32 включен последовательно с подвижной катушкой 10, Одни выводы катушек 6 - 11 соединены с клеммами 33 - 38, а вторые концы - с шиной нулевого потенциала (заземлены) .Устройство содержит три компенсационныесхемы, В двух из них сигнал обратной связиподается на параметрический вход, в третьей - на пассивный, 55Работает устройство следующим образом.При подключении входных напряжений кклеммам 36, 33, 38, 35, 34 через подвижные катушки 9, 6, 11, 8, 7 текут токи 11, сг, сз, 14, сз соответственно. В результате протекания тока 60с через катушку 9 на каркас 12 действует продольная сила. Это приводит к смещению каркаса 12 и перераспределению освещенностифоторезистора 25....

Номер патента: 528565

Опубликовано: 15.09.1976

Авторы: Боюн, Ледянкин, Малиновский, Семотюк

МПК: G06F 7/38

Метки: арифметическое, последовательное

...В=.+4/8==0,100, а во втором регистре 2 - в дополнительном коде второе слагаемое С= - 3/8= = 1.101. В результате сложения получается число В также в коде представления+ В О 100С =- 1.101В = 0.001 =+1/825 При работе устройства в режиме вычитаниядва числа в дополнительном коде сдвигаютсямладшими разрядами вперед, На второй вход15 сумматора 3 поступает уменьшаемое В изпервого регистра 1 в инверсном коде черезЗо коммутатор 5, а вычитаемое С из регистра 2 -непосредственно на первый вход сумматора 3.При этом триггер 7 управляющими входами1 О и 12 открывает инверсные входы входных ивыходных коммутаторов 5 и 6 и осуществляетЗ 5 передачу уменьшаемого В в сумматор, а результат В из сумматора в обратном коде(т. е. В и В соответственно) по...

Номер патента: 538363

Опубликовано: 05.12.1976

Авторы: Духнич, Митраков

МПК: G06F 7/38

Метки: арифметическое

...- 11, сумматор 12, вычитатещ 13 и 14, сумматоры-вычитатели15 - 17, блоки для деления 18 и 19.Устройство работает следующим образом.По командам из управляющего устройства коммутирующий блок 5 подключаетк входу сумматора 12 один из выходоврегистра 1, коммутирующий блок 6 подключает к входу вычитателя 13 один извыходов регистра 2, коммутирующий блок7 подкшочает к входу вычитателя 14 извыходов регистра 3, коммутирующий 50блок 8 подключает к входу сумматоравычитателя 15 один из выходов регистра3, коммутирующий бпок 9 подключает квходу сумматора-вычитателя 16 один извыходов регистра 2, МНа второй вход сумматора 12 с выхода регистра 1 поступает начальная координата, которая одновременно подаетсяна вход того же регистра для перезаписи. Текущая...

Номер патента: 542993

Опубликовано: 15.01.1977

Авторы: Ачкасов, Лунев, Уханов

МПК: G06F 7/38

Метки: арифметическое

...И - ИЛИ 9, выходы элемента И - ИЛИ соединены с соответствующими входами сумматора 10, выход старшего разряда которого соединен со входом 11 элемента И, Кроме того, в устройстве имеются шины управления 12 и 13, шина переноса старшего разряда сумматоров 14 и шина управления 15.В режиме умножения сдвигающий регистр 1 установлен в нуль, в регистры 3 занесены сомножители, Сумматоры матрицы 5 суммируют частичные произведения, на шину 13 подается 0, и последний ряд сумматоров 10 формирует окончательный результат, который заносится в регистр 6,Извлечение корня производится методом обратного поиска, т, е. последовательным подбором цифр сомножителей; начиная со старшего разряда за п циклов, где и - разрядность результата. В этом режиме в...

Номер патента: 544964

Опубликовано: 30.01.1977

Авторы: Алиев, Багдатьев, Вахабов, Кязимов

МПК: G06F 7/50

Метки: арифметическое

...выход переполнения сумматора 1, выход элемента И, второй выход узла управления переносом и управляющий вход 10.Работает устройство следующим образом, При двухтактной системе синхронизирующих сигналов на управляющий вход 8 подается либо признак прямого кода (при сложении), либо инверсного (при вычитании), на управляющий вход 9 - признак режима, задающий основание д системы счисления, в которой должно работать устройство. Г 1 ри числе разрядов сумматора 1, равном п, максимальное возможное значение Я основания системы счисления О рашю 2".На первом такте в сумматоре 1 выполняется сложение или вычитание чисел Л содержащегося в сумматоре, и Х поступающего на вход 11. В результате в сумматоре образуется при сложении число 2;= (Л;+Х;...

Номер патента: 547764

Опубликовано: 25.02.1977

Авторы: Бондаренко, Пустоваров, Сапрыкин, Флеров

МПК: G06F 7/38

Метки: арифметическое

...первый выход устройства - в ЗУ в качестве исполнительного адреса ИА, Затем блок управления 5 через второй выход устройства выдает сигнал "Конец цикла" в схему сравнениячисел, разрешающий выполнение сравнениячисла х с числом у; считанным из( )ЗУ по исполнительному адресу ИА. Приэтом всегда А = ИА Ф )5После выполнения операции сравнения пары чисел из схемы сравнения чисел черезвходы устройства в блок управления 5 поступает один из сигналов; Х у;, х:уХ у;, причем сигнал х:у, приводит к окончанию работы АУ, поскольку поиск в массиве закончен, так как получено, что х= У; А,),При других сигналах происходит переход кпервому такту цикла формирования адреса,Сравнение чисел заканчивается автоматически циклом, при котором содержимое...

Номер патента: 547765

Опубликовано: 25.02.1977

Авторы: Духнич, Митраков

МПК: G06F 7/38

Метки: арифметическое

...выхода регист 1 6-2)ра 2 подается на второй вход сумматоравычитателя 6, где в соответствии со значением оператора , поступающим из устройства управления на вход 15, суммируется (вычитается) с Х 2 (1- 2 . Значение Ус выхода сумматора-вычитателя 6 записывается в регистр 2.Значение Х с выхода регистра 1 подается на второй вход сумматора-вычитателя7, где в соответствии свычитается(суммируется) с У 2 ), поступающим свыхода элемента И 12. Значение Х+, получаемое на выходе сумматора-вычитателя7, записывается в регистр 1,Значение 8 с выхода регистра 3 проходит на вход сумматора-вычитателя 8, гдев соответствии свычитается (суммируеч547765 5ся) с угловой постоянной А, поступающей по входу 14 из запоминающего устройства на второй вход...

Номер патента: 549805

Опубликовано: 05.03.1977

Авторы: Долинская, Соборников

МПК: G06F 7/38

Метки: арифметическое, классов, остаточных, системе

...элементов22 используются также для разделения управляемых цепей при прохождении импульсных сигналов в схеме и включены в направлении, проводящем для ключей блока 25, свыходами которых соединены вторые конць:довы, 23.Ключи блока 25 в проводящем состоянииподключают вторые концы кодовых шин 23к общей земляной щине устройства. Входыключей блока 25, реализующие трехвходовуюфункцию И, и группа логических элементовфункпионально могут выполнять роль дешифратора 13 групп тождесгвенных базовыхквадратов.Блок кодирования 24 состоит из кодовыхтрансформаторов по числу двоичных разрядов результата операции, первичными обмотками которых являются кодовые шины 23прошивки, а вторичными - обмотки 28 считывания сигналов, соединяемые со входамиусилителей...

Номер патента: 550634

Опубликовано: 15.03.1977

Авторы: Духнич, Митраков

МПК: G06F 7/38

Метки: арифметическое

...- вычитателя 9, где в соответствии с с суммируется (вычитается) с х 2 " ", поступающим с выхода коммутирующего блока 8. Значение д получаемое на выходе сумма- тара - вычитателя 9, записывается в регистр 1.Значение х с выхода сдвигающего регистра 2 подается на второй вход сумматора - ,вычитателя 10, где в соответствии с Ь вычитается (суммируется) с у; 2ф, посту 45 50 55 60 65 ние х;+1, получаемое на выходе сумматора - вычитателя 10, записывается в регистр 2.Значение г с выхода регистра 4 подается,на вход сумматора - вычитателя 11, где суммируется с г; 2 и , поступающим с выхода коммутирующего блока 8. Значение г+ получаемое на выходе сумматора - вычитателя 11 записывается в,регистр 3, содержи,мое О; . ,которого одновременно...

Номер патента: 553613

Опубликовано: 05.04.1977

Авторы: Боюн, Козлов, Малиновский, Семотюк

МПК: G06F 7/38

Метки: арифметическое

...3 - ав регистр суммымиожимых 6 - а,+а в первый регистр множи.теля 4 - Ь, во второй регистр множителя 5-Ьг внакапливающий сумматор 1 - О,Вычисление указанного выражения можетпроизводиться начиная с младших нли со старшихразрядов, В первом случае дешифратором 11 осу 4ществляется аншшэ солар ьимого первого 4 и вто.рого 5 регистров ьвожи елей со стороны младшихразрядов и сдвиг на каждом такте содержимогонакапливающего сумматора 1 вправо, а во втсромб случае - анализ со стороныгорших разрядов исдвиг содержимого накапливая сто суммато.авлево,3 гри нулевых значениях анализируемых одноименных разрядов первого 4 и второго 5 ре 10 гистров множителей дешифратор 11 не выдает разрешающего потенциала ни по одному из выходов,следовательно...