Патенты с меткой «арифметическое»

Номер патента: 571808

Опубликовано: 05.09.1977

Авторы: Горохов, Манто, Соловей, Щучинская

МПК: G06F 7/38

Метки: арифметическое

...узла анализа знаков 7. Вход дешифратора 6 соединен с первым входом 9 АУ. Входы узла анализа знаков 7 соединены с входом 8 АУ, выходами регистра 1 и дешифрвтора 6.Узел анализа знаков 7 анализирует знаки исходных чисел, участвующих в операции.Работа узла 7 иллюстрируется таблицей.ро ств ода ус выработ Ь. - число из регистра 1. 35На вход узла 7 поступают последовательно первое а и второе Ь число. Под воздействием кода операции вычитания модулей(код ВМ) в узле 7 анализируются знакиисходных чисел. При положительных числах овырабатываются сигналы ., ЭИ зал а = Ои ВМ ьдпЬО., Йри отрицательных числах - сигналы ВМ йрпа = фииМ з 1 ул Ь = Я.В зависимости от выработанных узлом 7 сипалов элементы ИЛИ 2 и 3 пропускают на 45вход сумматора...

Номер патента: 574716

Опубликовано: 30.09.1977

Авторы: Кондрашов, Кононова, Мельниченко

МПК: G06F 7/50

Метки: арифметическое

...сравнения (А=В) и нулевым выходом триггера признака операции, Входы элемента ИЛИ 15 связаны с вьходами элементов И 11 и 14, входы элемента ИЛИ 16 - с выходами элементов И 10 и 13, входы элемента ИЛИ 17 - с выходами элементов И 11, 12 и 14.К первым входам групп элементов И 18, 19 и 20 подключены информационные входы числа А, а к первым входам групп элементов И 21, 22 и 23 - информационные входы числа В. Вторые входы групп элементов И 18, 19, 20, 21, 22, 23 соединены соответственно с выходами элементов И 13, 10, элементов ИЛИ 17, 15, элемента И 12 и элемента ИЛИ 16. Выходы групп элементов И 18 и 21, 19 и 22, 20 и 23 подключены соответственно к входам групп элементов ИЛИ 24, 25, 26, выходы которых подсоединены соответственно к входам...

Номер патента: 575646

Опубликовано: 05.10.1977

Авторы: Манто, Соловей, Тираспольский, Фомина, Щучинская

МПК: G06F 7/38

Метки: арифметическое, действия, последовательного

...7 - длительность одного такта..Затраты оборудования на выполнение битовых операций в предлагаемой схеме уменшается на 10% за счет исключения дешифразС тора номера разряда. При исклочении дешифратора номера разряда оборудование АУ,.участвующее в выполнении битовых операций и построенное на микросхемах 112 серии, составляет примерно 20 элементов. зматор 4, блок умножения 5 преобразователь константы в унитарный код 6 и входнуюшину 7,Блок выполнения битовых операций содержит узел, 8, реализующий выполнение битовых операций конъюкции, дизъюнкции, сложения по модулю (два, посылки й -го разряда регистра 1 в блок 3, уээл 9, реализщий выполнение посылки единицы, нуля илипризнака условного перехода в и -й разрядрегистра 1, шины 10 управляющих...

Номер патента: 577526

Опубликовано: 25.10.1977

Автор: Кайма

МПК: G06F 7/38

Метки: арифметическое

...регистры предназначены дляприемадвух операндов и передачи их в сум;матор и на входы (2 И - .1) групп элементов И. В сумматор операнды переда 1 отся,при выполнении операций сложения и вычитания. На входы (2 Ц) групп элементовИ операнды передаются при выполнении операций умножения230Группа элементов И содержит 1.1 двухвходовых элементов И. Каждая из групппредназначена для формирования соответствующего столбца частных произведений.В состав средйей группы элементов Ивходит наибольшее число двухвходовых элементов И. Она равна числу разрядов одногосомножителя,На средней группе элементов И фсрмируется средний столбец частных сомножите 0лей. Каждая последующая группа элементов, И влево и вправо от средней формирует пос,."иецующие...

Номер патента: 578642

Опубликовано: 30.10.1977

Авторы: Манто, Фомина, Шек-Иовсепянц, Щучинская

МПК: G06F 7/38

Метки: арифметическое

...первую информационную шину 8, шину управления 9, дешифратор 10, вторую информационную шину 11,1 овизной схемы арифметического устройства является наличие блока сравнения кодов, С помощью этого блока выполняется специальная команда ЛОС - логическая обработка силлабул, Операция ЛОС обеспечивает сравнение содержимого части регистра арифметического устройства с константой, записанной в самой команде.Арифметическое устройство работает следующим образом.По команде ЛОСразрядов содержимого регистра 3 сравниваются в блоке 5 с константой К, поступающей из регистра команды 6, и в случае неравенства кодов вырабатывается признак условного перехода в=1 (в блоке).Количество сравниваемых разрядовзаписывается в команде в виде двоичного кода и...

Номер патента: 585493

Опубликовано: 25.12.1977

Авторы: Корнейчук, Майструк, Маков, Яремчук

МПК: G06F 7/38

Метки: арифметическое

...изобретения Х.ф-Ц х я 2 1 "С 21-Ц. г 1Изапрета 2 и регистром результата 4. Блок управления 7 имеет связь с регистром 6 знака числа, регистром результата 4, регистром 5 числа, сумматором-вычитателем 3, генератором 1 констант и элементом запрета .Арифметическое устройство работа. ет следующим образом.При выполнении операции возведения в квадрат по сигналам блока управления 7 генератор 1 констант вырабатывает последовательные целые числа, поступающие на элемент запрета 2 где запрещаются четные иэ них. Последовательные нечетные числа целые с выхода запрета поступают на сумматорвычитатель 3Величина 3 Р получается путем суммирования чисел натурального ряда 1, 3, 5, 2 Х - 1 с помощью сумматора-вычитателя согласно алгоритмуЯО...

Номер патента: 601689

Опубликовано: 05.04.1978

Авторы: Акушский, Бурцев, Жаутыков, Пак

МПК: G06F 7/38

Метки: арифметическое

...признаков Я А и. Йопева, пятые входы блока умножения и блока рандови 3 вычисляются блоками 3 иделения подключены к шине управления, вы,жа регистра результата является вторым,выццфф устройства второй выход блока 4 О й е ия и являюформироьщия знака результата и признака кодом операции, выполняемой в арифпереполнеиия аодключен к входУ регистра т еском устройстве, работает один из блопРизнака неРеиолненИЯ, выкод котоРогоков 6 7 8 10. РезУльтатвыполненнойляется цзетыцм выходом устройства. Шинаи запоминается на регистре 13. Вуправления хкщключена к соответст ующи 45 блоков 6-8 Операция, выполи емаявходам блока умножения, блока деления,блока сдвига, блока накопителя и блоканим операндом В с поэиционныВ м признакоМформирования знака...

Номер патента: 633016

Опубликовано: 15.11.1978

Авторы: Рейхенберг, Шевченко

МПК: G06F 7/38

Метки: арифметическое

...входы подсоединены выходы всех разрядов, кроме знакового, регистров сдвига 4. Знаковый разряд подсоединен на один из входов второй схемы сравнения 12 и на вход влемента И 18. Выход схемы сравнения 11 через триггер 13 и влемент И 16 соединен с первым вь 1 ходом блока 9, Выход схемы сравнения 12 через триггер 14 и влемент И 17 соединен со вторым выходом блока 9, Вторые входы влементов И 16-18 соединены с тактовой шиной 19, Выход элемента И 18 соединен с триггером 15, выход которого соединен со входом схемы сравнения 12 и третьим выходом блока 9,Итерационный процесс вычисления ос нован на одновременном решении системы раэностных рекуррентных соотношений, например, для двоичной системы счисления:Х Х.Х.Х-Чг, ХС 1) ф 1)31 мЬц, Х О1,1+1 1 0...

Номер патента: 641447

Опубликовано: 05.01.1979

Авторы: Жабин, Корнейчук, Тарасенко, Щербина

МПК: G06F 7/38

Метки: арифметическое

...блока управления 1 переписывается на регистр 9,Во втором такте -Го цикла на кяж -дую ),-ю входную шину 13 поступает очередная цифра операнда т; . Аналогично первому тахту цифры операндов У дозаписываются в регистры 2 операндов У и управлчют выдачей кода из регистров 1 операндов Хе из сумматор б, Блок управления 11работает так как и и первом такте.В третьем такте 1-го цикла на вход каждой 1.ой шины 14 поступает очередная циф. ра операнда Х;. Если эта цифра равна единице, то коммутатор 3, подключает ко входам сумматора 6 выходы регистра результата 4, из которого выдается инверсный код. Работа блока управления 11 такая же как в первом и втором тактах.В четвертом такте блок управления 11 выдает сигнал на коммутаторы 3, которые...

Номер патента: 642677

Опубликовано: 15.01.1979

Авторы: Ахметов, Гареев, Гусев, Иванов, Илясов, Кабальнов, Колпакова, Петров, Семеран

МПК: G05B 15/02, G06F 17/00

Метки: арифметическое, вычислителя, самонастраивающихся, систем, цифрового

...системы, поступает на преобразователь аналог-код 1, где результаты измерения .дискретных значений сигнала представляются в цифровом коде. Арифметическое устройство 2 обеспечивает вычисле.ние коэффициента разложения текущей ИПФ по системе ортогональных функций Уолша.Значения коэффициентов разложения требуемой ИПФ и значения сверток функций Уолша вычисляются заранее и вводятся в.запоминающее устройство 3.40Кроме того, арифметическое устройство 2обеспечивает вычисление сигнала самонастройки, представляющего собой сумму квадратов разности всех коэффициентов разложения текущей и соответствующих им коэф фициентов разложения требуемой ИПФ.Сигнал с ячейки 41-1 блока управлениясчитывает коды коэффициентов разложения требуемой ИПФ с...

Номер патента: 643870

Опубликовано: 25.01.1979

Авторы: Власов, Мотиенко

МПК: G06F 7/38

Метки: арифметическое, действия, параллельного

...элементов И 3 и 4 через элемент ИЛИ 11 подключены к счетному входу счетного триггера 13, а второй вход элемента И Ь соединен с выходом элемента ИЛИ 12 предыдущего разряда., К первым входам элементов И 3 и 4 подключены соответственно управляющие шины 20 и 21,Рассмотрим работу предлагаемого устройства при выполнении операции сложения и вычитания.Будем считагь, что в накапливающем .регистре (сЧетньье триггеры 1 3) хранится код первого слпгаемого, а в приемном, регистре (приемные триггеры 14) хранит-, ся код второго слагаемого (логические элементы И, предназначвемые для приема кода в приемный регистр, на чертеже не приводятся). Предположим, что слагаемые числа положительные.По первому временному такту производится выдача прямого кода с...

Номер патента: 650072

Опубликовано: 28.02.1979

Авторы: Вишняков, Римский

МПК: G06F 7/38

Метки: арифметическое

...код регистра 3 не передается в сумматор 4. При коде 01, 10 и О триггера запоминания код регистра 3 передается в сумматор 4 прямым кодом. При 11 и 0 блок 5 анализа множителей вырабатывает сигпал сдвига регистра 3 влево на один разряд, затем через элемент задержки 8 - сигнал передачи кода регистра 3 в сумматор 4 прямым кодом, через элемент задержки 7 -- сигнал сдвига кода регистра 3 вправо на один разряд,При коде 00 и 1 блок 5 анализа множителя вырабатывает спгнал сдвига влево на один разряд, через элемент задержки 9 - сигнал передачи кода регистра 3 в сумматор 4, обратным кодом через элемент задержки 7 - сигнал сдвига регистра 3 вправо на одинразряд. Сигнал блока 1 управления поступает в сумматор 4 и в регистр 2 для сдвига влево на...

Номер патента: 650074

Опубликовано: 28.02.1979

Авторы: Репетюк, Хаскин

МПК: G06F 7/38

Метки: арифметическое

...Третий вход одноразрядного сумматора 1, раской подается управляющий потенциал, соответствующий значению старшего разряда кода множителя.Рассмотрим числовой пример. Пускай надо умножить число 0,1011 на число 0,1101, Для этого необходимо выполнить операции:+0,00000,10110,10110,10001111На первый и второй информационный входы 6 первой строки поданы числа 0,1011 и 0,01011, на вход управления 4 первой строки - значение второго разряда множителя О. На информационных выходах 5 первой строки образуется сумма 0,0000+ + 0,01011 = 0,01011, которая со сдвигом на один разряд вправо подается на элементы 2 памяти, подключенные к вторым входам одноразрядных сумматоров 1 второй строки, На элементы 2 памяти, соединенные с третьими входамп...

Номер патента: 656059

Опубликовано: 05.04.1979

Авторы: Дрофа, Луцкий, Чинок

МПК: G06F 7/52

Метки: арифметическое

...в регистр 4 второго блока, и тем самым осуществляется сдвиг сомножителя, на два разряда вправо, В этом же такте код первого сомножителя перепишется в регистр 3 второго блока, а на регистр 1 запишется год нового сомножителя. Таким образом, во втором такте на выходах узла формирования частичного произведения 7 появится первое частичное про) З к+1 110+Зк Т 11+ ЭМ Т 12+Пк+1" Т 10+Зк Т 11+ЗхТ 1где буквой Т с индексом обозначено состояние соответствующего триггера, а К = О, 1,2. Индекс при наименовании сигнала пока- ЗБзывает, в каком блоке генерируется этот сигнал. Узлы формирования частичного произведения 7 - 9 формируют (и + 2) старшихразрядов очередного частичного произведения в зависимости от управляющих сигналов следующим образом. Если...

Номер патента: 661549

Опубликовано: 05.05.1979

Авторы: Вирт, Лозовик, Немытов, Оранский

МПК: G06F 7/38

Метки: арифметическое

...сравнения 3 поступают вблок управления 4, в котором по сигналам, соответствующим значениямЧ. ., а, с учетом значений11 49 6я 1,осг,оЧ,11,о от предыдущего шага вычйслений вырабатываются э н ачени я4 ф ш,. ф Ч 1 (4), (8), (12) всоответствии с которыми в регистрах14,15 блоков 2 производится сдцигинФормацииимеющейся в них от предыдущего шага вычислений, и поступаетв соответствующие сумматоры 16,17блоков 2 для сложения (или вычитания) с содержимым сумматоров 16,17,полученным на предыдущем шаге вычислений, в зависимости от значенийЧ,Я,г 1, с,1. Второй шаг вычис 1,1лений закончен.,После выполнения последнего и-гошага вычислений в блоке 2 зафиксирован требуежй результат 2, которыйснимается с выхода 8 этого блока.Определение знака результата Е...

Номер патента: 662936

Опубликовано: 15.05.1979

Авторы: Жабин, Корнейчук, Тарасенко

МПК: G06F 7/38

Метки: арифметическое, выполнения, несколькими, операций, числами

...662936 группы иэ И операндов (в последнем цикле число операндов может быть меньше И),В исходном состоянии в первом разряде регистра сдвига 6 записана единица, а в регистре 4 конца операции единица записана в разряде с номером 5 к(вод И),если к(оядИ) 0; И, если к (яос 3 И 1 = О. В каждом 1-м такте первого цикла на, 1 Овходные шины операндов 101-10+1 поступают 1-е разряды соответствуюащхоперандов . Каждый решающий блок 11 -1выполняет определенную операцию, атактирующие сигналы для них вырабатывает блок управления 2. После выполнения первых Ь+1 тактов на выходах решающего блока 11 присутствуетпервый разряд избыточного кода первого промежуточного результата.В (Ь+2)-м такте этот разряд начинаетобрабатываться в решающем блоке 12,для...

Номер патента: 662942

Опубликовано: 15.05.1979

Авторы: Бабушкин, Братальский, Златников, Золотаревский, Субботин

МПК: G06F 11/00

Метки: арифметическое, контролем, суммами, условными

...есть сигналпереноса на выходе 51, или сумма свыхода 46, если есть сигнал нулевогопереноса на выходе 58,Сумма, разрядов слагаемых с номерами разрядов от к-го до (-1)-гос учетом поступления единичного переноса формируется в сумматоре 4 навосходе 47, сумма части разрядов слагаемых с номерами разрядов от к-годо И -1) -го с учетом поступлениянулевого переноса формируется в сумматоре 5 на выходе 48. В регистррезультата 38 поступает или суммас вйхода 47 если есть сигнал навыходе схем И 24 и 26, или поступает 35 сумма с выхода 45, если есть сигнална выходе элементов И 25 и 27.Следующие разряды слагаемых суммируются аналогично рассМотренным.Цля контроля суммы от-го до 40 (к) -го разрядов слагаемых служитсхема сравнения 40, Если 1 -разряды...

Номер патента: 664171

Опубликовано: 25.05.1979

Автор: Войников

МПК: G06F 7/38

Метки: арифметическое

...сдвигов вправо частичного произведения, так как при всех других состояниях этих разрядов сдвиг частичного произведения производится на два разряда.,Таблица 2 двиг на 3 разряда вправощего устроИстна переписывается на регистр 2, а второй (множитель) нэ регистра 1 результата через элементы 9-10 И и элементы 18-19 ИЛИ переписывается в регистр 3 множителя (перед выполнением любой операции один иэ операндов находится н регистре 1 Ь результата) . Кроме этого, в этом такте умножения блок 7 управления записывает единицу в триггер 25 по шине 33, которая не переписывается на триггер первого знакового разряда,10 так как элементы 11, 12 И регистра 3 закрыты сигналом, поступающим с шины 35 блока 7 управления, Во втором так - те умножения элементы...

Номер патента: 669353

Опубликовано: 25.06.1979

Авторы: Жабин, Корнейчук, Сидоренко, Тарасенко

МПК: G06F 7/38

Метки: арифметическое

...этом код на выходерегистров 2 и 3 зависит от сигналовсоответственно на входах 12, 13 и10, 11. Если присутствует сигнал навходе 10 или 12 (а)= 1, в, =1), то изрегистров Э,и 2 выдается прямой код,а если сигнал на входе 11 или 13(а; =1, Ь, =1), то выдается дополнительный код. При отсутствии сигналовна входах 10, 11 или 12, 13 (а; =3,в; =О), коды из регистров 3 и 2 невыдаются. Код на выходе регистра 4зависит от предыдущего состояниястаршего (знакового) разряда сумма"тора 1. Если в этом разряде записаннуль (положительный знак), то из регистра 4 выдается дополнительный код,а если записана единица (отрицательный знак), товыдаетсн прямсЧ код.При выдаче дополнительного кода изрегистров 3 и 4 на входы сумматоравыдается обратный код содержимогоэтих...

Номер патента: 674016

Опубликовано: 15.07.1979

Авторы: Дудыкевич, Максимович

МПК: G06F 7/38

Метки: арифметическое

...12 импульсов, поступающих с выхода блока вычитания 12, равна раз-. ности частот, поступающих на ее входы142- Х 5 Хз (2).Частота . 1 импульсов, поступающих с выхода элемента ИЛИ 5, равна сумме частот, поступающих на ее входы, и определяется выражением(8)ЯЯ - число, содержащееся в счетчике 2, получимщ е1Частотапоступающая на вход реверсивного счетчика 2 при его работе в вычитаюшем режиме, связана,с числом Я(М, содержащимся в нем, выражением д ЭГаФ( 14), имеемдй Ь) ид И,(Ц 81- ю- . (15)Прйюзведя разделение переменных вдифференциальном уравнение ( 15), полу Время преобразования в устройстве5 начинается с момента открывания элемента Запрет" .8 икончается в момент установки счетчика 1 в "0, при этом ключ 9 закрывает элемент Запретщ 8. 6За это...

Номер патента: 682894

Опубликовано: 30.08.1979

Авторы: Алумян, Григорьян, Шагинян

МПК: G06F 7/38

Метки: арифметическое

...случае несовпадения знаков слагаемых, за исключением уровней на- ЗОпряжений на выходе элемента 10 неравнозначности и, как следствие, на выходе элемента НЕ 32, которые меняются на противоположные. В силу этого на все времясчета элементы И 16 и 21 блокируются. 35Элемент И 14 отпирается, а элемент И 20подготавливается к отпиранию по обнуленип счетчика. Разрешающий уровень напряжения с выхода элемента ИЛИ 23 привозбуждении шины 34 алгебраического сложепия отпирает элемент И 11, и импульсысчета поступают через отпертый элементИ 14 и элемент ИЛИ 18 на счетный входсчетчика 6 и через элемент ИЛИ 16 насчетный вход счетчика 2. По обнулении 45счетчика 2 в счетчике 6 получается модульпервого слагаемого. При этом высокимуровнем напряжения,...

Номер патента: 693371

Опубликовано: 25.10.1979

Авторы: Абуладзе, Жуков, Медведев, Томченко, Шабданов

МПК: G06F 7/50

Метки: арифметическое, действия, последовательного

...(сложение - 0 вычитание - 1) первого и второго операндов, а в триггеры прямого и обратного кодов заносятся знаки обрабатываемых операндов, причем как коды операций, так и 10 знаки операндов заносятся в регистрй,операндов совместно с информа.ционной частью операндов. Еслиоперанд положителен, то открывается соответствующий элемент И, изначения разрядов, операндов, начиная с младшего информационногоразряда, последовательно поступаютна сумматор н прямЬм коде, Если опе"ранд отрицателен, то открывается 20 соответствующий триер прямого иобратного кодов, и разряды этогооперанда поступают на вход сумматора в обратном коде, Алгебраическоесложение операндов производитсяпо следующему правилу. В исходномсостоянии триггеры прямого и обратного...

Номер патента: 703804

Опубликовано: 15.12.1979

Автор: Черкасский

МПК: G06F 7/38

Метки: арифметическое

...следующимобразом,Первое множимое поступает в регист-5 оры 2 1-го блока, а первый множительв регистр 3, причем он располагаетса таким образом, что 1-й разряд регистра 3 младший разряд множителя.Умножение производят, младшими разрядами вперед при неподвижном множимомпоследовательно параллельным способом.В первой ступени обработки все разрядымножимого регястра 2 умножают нв 1-й О 4 6младший Разояд множителя регистра 3,Если 1-ый разряд множителя равен едщпще, содержимое регистра 2 проходит на сумматор .4 и складывается с нулевыми значениями регистра 1. В сумматоре 4 обрвзуетса первая частичная сумма произведения первого множимого на 1-й разрядпервого множителя,Со сдвигом вправо первая частичнаясумма передается в регистр 1 2-го блока,...

Номер патента: 703805

Опубликовано: 15.12.1979

Авторы: Бычков, Митрохин, Чекин

МПК: G06F 7/38

Метки: арифметическое, матричного, типа

...две опереди умножения и операцию сложения многораз рядных двоичных чисел, Арифметическое устройство матричного типа может найти 0 широкое применение в разрабатываемой айпаратуре юкфрОВой фильтрами, Оно ноевое ляет расширить функциональные возмож носщ и повысить быстродейснзне аппаратуры цифровой обработки сигналов специ ализированнйх ЭВМ. форму ла и з обр ет ения20 Арифметическое устройство матричного"- тица, содержащее матрицу ячеек из И строк и 3 столбцов, каждая ячейка которой содержит сумматор и элемент И, причем выход элемента И соединен с первым входом сумматора, а к первому и второму входам элемента И каждой яче- . ки подключены первый и второй информационные входы устройства,ко второМувхо ду сумматора каждой ячейки...

Номер патента: 706846

Опубликовано: 30.12.1979

Авторы: Денисов, Духнич

МПК: G06F 17/14, G06F 7/38

Метки: арифметическое

...гглмгл;УЫ. Мг,В;,г.; г ,ДВитЛЫФ :эр.а.Ь, г".г;гЪ3 7068467 и вычитателя 8 - с входом 10 устрой- с(., а с выходов устройства снимаюъства, вйходами 11, 12, 13, 14 которэ-ся величины, определяющие координатыго явлиоя соотаетстаещо выходы с-, мктора в ионой системе кодииат вматоров 5, 7 и вычитателей 6, 8.-соответствии с выражениями (1). В сумПриреалйзациисоотношенийматоре 5 вычисляется сумма, а в выХ, = Х,с,о; Ч +Ч уды, читателе 6 - разность величины )(ипервой координаты вектора; в сумматоре=Чссрф7 вычисляется сумма, а в вычитателе 8.- устройство работает по алгоритму Вол- разность величины (и второй коордера,"б"и реалиэаыи двточечоооО даты аежтора. С аыходоь 1 Х - 14преобразовагнияФурье в устройствеснймгаатся комйлексные числа ,организуется...

Номер патента: 711570

Опубликовано: 25.01.1980

Автор: Казаков

МПК: G06F 7/38

Метки: арифметическое

...сумма".торе 3 используется по одному знаковому разряду. Установка триггера 9перед сложением производится по следующему правилу: если знаковые разряды регистров 1 и 2 сонпадают, тотриггер устанавливается в нуль еслизнаковые разряды регистров 1 и 2 отличаются, то триггер устанавливаетсяв единицу,Если в конце сложения возникаетперенос из нулевого разряда суммато" 40ра, то содержимое триггера иннертируется,Результат суммирования записывается в регистре результата 2.В случае переполнения разрядной.сетки арифметического устройства,содержимое триггеров 9 и знаковогоразряда регистра результата 12 несовпадает.При выполнении операции умноженияв исходном состоянни в регистре 1хранится множимое, в,;регистре 4 -множитель, Промежуточная...

Номер патента: 728127

Опубликовано: 15.04.1980

Автор: Рейхенберг

МПК: G06F 7/38

Метки: арифметическое

...основанныйна одновременном решении системыраэностных рекуррентных соотношений,например, для двоичной системы счисления с Фиксированной запятой;Х =Х. Х Х.-с 7 2 , Х -0.ОМ 1 11йО : з 1 р х; =1 " фРц "1 - .где 1- показатель порядковогономера итерациипоказатель веса итерации,и- число разрядов аргумента.Все рекуррентные соотношения вычисляются одновременно эа и+в тактов, где в - число дополнительныхзашитных разрядов для компенсацииусечения чисел при сдвиге,Вычисления указанных функцийв арифметическом устройстве осуществляется следующим образом.Первоначально в регистр сдвигаб и 11-12 заносится значение аргу"мента Х,в регистр сдвига 7 - значениеаугумента Е, в регистр сдвига 8. -значение аргумента У,Регистры сдвига9-10 и 13 устанавливаются в...

Номер патента: 731436

Опубликовано: 30.04.1980

Автор: Страхов

МПК: G06F 7/385

Метки: арифметическое, двоично-десятичное

...собой и являются вторым тактовымвходом устройства. Выходы блоков 9, 10анализа кодов первого и 11, 12 второго операндов на нуль соединены со входами соответствующих формирователей 27-35 счетныхи управляющих импульсов.Вторые входы формирователей счетных иуправляющих сигналов 27 - 35 являются управляющими входами, на которые подастсяпризнак операции, выполняемой устройством.Выходы блоков 9,.10 анализа кодов первого операнда на нуль соединены со входамиэлемента 13 И, выход которого. являетсявыходным сигналом конца операции устройства,5 10 15 20 25 30 35 40 45 50 551436 7 73Б основе работда двои цо-десятичного арифметнческоо устройства заложен принцип синхронного счета в декадах операнда и в декаде результата.В целях ускорения процессов...

Номер патента: 734680

Опубликовано: 15.05.1980

Авторы: Коржов, Смирнов, Степанов, Шуть

МПК: G06F 7/38

Метки: арифметическое

...точкам реверсии). В этом случае независимо от сигналов, 15 поступающих на дешифратор 14 с двоичного счетчика 1 3, на четных выходах будут высокие потенциалы, а на остальных - низкие.Таким образом, четные импульсы с выходов распределителя 16 импульсов будут проходить на выход элемента 15 И-ИЛИ.После переполнения счетчика регистра 5 импульс переноса с его выхода че 25 рез полусумматор 12 перебрасывает триггер 9 и выключает генератор импульсов 17, В результате в двоично-десятичном счетчике 6 будет содержаться в двоично-десятично-шестидесятиричном30 коде число импульсов, равное половине числа, дополняющего содержимое счетчио, ц ка 5 до значения 359 59 59, Счетчик 5 при этом обнуляется После вво да входного кода, соответствующего вто 35...

Номер патента: 746506

Опубликовано: 05.07.1980

Авторы: Израилев, Сорвирог

МПК: G06F 7/38

Метки: арифметическое

...возможности за счет выполнения операцийсложения и вычитания,оно содержитвторой счетчик, схему сравнения, первый и второй управляющие триггеры,элемент запрета, четыре группы элементов И, причем каждый выход входного регистра соединен с первым входомсоответствуюцего элемента И первойй второй групп, выходы элементов Ипервой группы соединены с соответствующими входами первого счетчика, авыходы элементов И второй группы сое"динены с соотнетствуюцими входами второго счетчика, пряьве и инверсные входы которого соединены соответственнос первыми входами элементов И,соот-.ветственно третьей и четвертой групп,выходы которых соедийены с первой группой входов схемы сравнения; вторая 5 группа входов схемы сравнения подклю 40 50 55 операции...