Архив за 1991 год

Номер патента: 1656530

Опубликовано: 15.06.1991

Автор: Тимошенко

МПК: G06F 7/552

Метки: вычисления, корня, степени

...работает следующим образом.После занесения значения аргумента,представленного вдвоичном коде, всдвиговый регистр 1 блок 2 управления анализирует значения б старших разрядов сдвиговогорегистра 1. Если все б разрядов равны нулю,то блок 2 вырабатывает сигнал записи, который с выхода ЗАП поступает на вход ЗАПрегистра 3 и по которому регистр 3 фиксирует в своих с младших разрядах значениерезультата, записанное в матрице 4 по адресу, соответствующему кодовой комбинации в 1 младших разрядах сдвиговогорегистра 1,Если ходя бы один из б старших разрядов сдвигового регистра 1 не равен нулю,блок 2 подает тактовую частоту сх на тактовый вход Т сдвигового регистра 1 и на входсх делителя 5, С выхода с/и делителя 5 поделенная тактовая частота...

Номер патента: 1656531

Опубликовано: 15.06.1991

Авторы: Колесников, Просочкин, Свиньин

МПК: G06F 7/552

Метки: извлечения, корня, степени, третьей

...17 мантиссы. На адресный вход младших разрядов блока 28 памяти подаются старшие разряды первого регистра 13 мантиссы. Из блока 28 памяти считывается значение М 1, где М - значение мантиссы в узловой точке. Результат поступает на информационный вход четвертого регистра 27 мантиссы.По второму тактирующему импульсу, поступившему по входу 21 синхронизации, производится запись во второй триггер 2, второй регистр 10 порядка, буферный регистр 25, второй регистр 17 мантиссы и четвертый регистр 27 мантиссы кодов, поступивших на их информационные входы. Содержимое второго 17 и четвертого 27 регистров мантиссы складывается на сумматоре 18, а результат умножается умножителем 26 на код из буферного регистра 25. Таким образом, на информационный вход...

Номер патента: 1656532

Опубликовано: 15.06.1991

Автор: Шевяков

МПК: G06F 7/544

Метки: вычисления, группы, значений, функций

...реализующего вычисление81 пх 10 х30 группы функций соэхх с 9 х, заххвисящих от одного аргумента,В случае одного аргумента (фиг.2) аргумент подается на два входа первого умножителя 4, на выходе которого формируется35 величина хг, на выходе второго умножителя4 формируется величина х, На выходе сумматора 5 имеем х - х, а на выходах перво 2 4го, второго и третьего вычитателей 6 изеди ни цы получаем соответст вен н о 1 - х,г40 1-х и 1-х +х .4 2Из группы функций выберем совх, Используем предложенный алгоритм преобразования любого степенного многочлена иполилинейной формы.45 1. Представим функцию созх многочленом 1 + а 2 х 1 х 2 + д 4 х 1 х 2 хзх 4,где а 2 = - 0,49670;а 4 = 0,03705,введя дополнительное число переменных.50 2,...

Номер патента: 1656533

Опубликовано: 15.06.1991

Авторы: Богумирский, Цыганков

МПК: G06F 9/46

Метки: запросов, распределения

...13установлены в единичное состояние, тосвидетельствует об отсутствии запросови свободности всех обслуживающих устройств соответственно, Каждый узел 15 приоритета пропускает на свои выходыединственную единицу из соответствующего регистра 13. Блоки 17 закрыты.Запросы на обслуживание поступаютот абонентов на группы 8 входов в видекодов типов запросов. Предположим, что1-й абонент выставил запрос )-го типа.Тогда появляется единица на )-м выходе1-го дешифратора 2 и 1-й разряд регистра 14)-го блока 1 устанавливается в единичноесостояние; Вслед за этим запрос с 1-й группы 8 входов снимается. При отсутствии других запросов)-го типа единичный сигнал иэ,1-го разряда регистра 14 проходит через соответствующий узел 16 приоритета на одиниз выходов...

Номер патента: 1656534

Опубликовано: 15.06.1991

Авторы: Грибков, Кондрашов, Сафин, Сторублевцев

МПК: G06F 9/46

Метки: многоканальное, приоритета

...по отношению к сигналу на прямом выходе триггера 9.Если триггер 9 находится в состоянии "1", т.е. данный канал 10 опрашивается в предыдущем цикле, на выходе элемента ИН Е 1 действует "0", который блокирует прохождение сигнала от источника запроса, Если триггер 9 находится в нулевом состоянии, то в данном канале 10 разрешается прохождение запроса на выход 12 канала 10. После приема зап роса триггер 9 устанавливается в "1" через элемент ИЛИ 7, при этом элемент 8 задержки обеспечивает не1656534 оставитель, М,Кудряшов хред М.Моргентал Корректор С,Че едакто еселовскэ аказ 2053 ВНИИПИ Тираж 410 Подписноедарственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 оизводственно-издательский...

Номер патента: 1656535

Опубликовано: 15.06.1991

Авторы: Пристюк, Сементовский, Соколов, Сорокин, Узлов

МПК: G06F 11/00

Метки: е+1, очередности, поступления, сигналов, цифровых

...А 1 А 2АЗ = "1", то А 4 постуим. В двух оставшихся крайнихловие существует только одно, ив этих случаях поступае) или ппоследним.Рассмотрим детально рлбова для случая некоторых варианности поступления входных сиОписание состоя ни 1 ус НиВ момент ТО (исходное состояние) на шинах входных сигналов имеем уровень логического нуля: А 1 = А 2 = АЗ = А 4 = О.В момент Т 1 получаем А 4 = "1", Триггеры 18 и 20 устанавливаются в "1". Только для элемента И 30 имеем на всех входах "1". На шине 1 А 4 получаем "1", т.е. активируется внутриканальный вход с весом 16 сумматора 5.3, На остальных шинах 2 А 4- ЗА 4 = 4 А 4="0". В каналах 1, 2 и 4 состояние, как в момент ТО. Общее состояние устройства в омент Т 1: закодирована последовательность А 4 из...

Номер патента: 1656536

Опубликовано: 15.06.1991

Авторы: Остроумов, Пикин, Сидоренко, Тимонькин, Ткачев, Ткаченко, Харченко

МПК: G06F 11/00

Метки: микропроцессора, сигналов, управляющих

...хотя бы одного из сигналов на выходах 31 и 32 микропроцессоров 1 счет останавливается и счетчик 5 запоминает свое состояние, чтобы продолжить счет при снятии этих сигналов. Каждый машинный цикл сопровождается выдачей сигнала "Синхронизация" в такте Т 1, При этом на шину данных микропроцессора выдается слово состояния микропроцессора 1, определяющее действия, которые будут выполняться в данном машинном цикле, По совпадению сигналов Ф 1 = 1 и Е = 1 слово состояние записывается в 8 - разрядный регистр 2 слова состояния микропроцессора. С группы выходов регистра 2 слово состояния поступает на группу выходов дешифратора циклов 3, который определяет, какой из циклов выполняется в данном случае, и дает эту информацию в виде единичного сигнала...

Номер патента: 1656537

Опубликовано: 15.06.1991

Авторы: Горожин, Лукашевич, Романкевич, Ткаченко, Чвыров

МПК: G06F 11/10

Метки: дешифратора

...сжатия инвертируются и,следовательно, на входы узла 11 поступает код 1001. На выходе устройства появляется вектор5 10 15 20 ЗО 35 40 50 55 01, Таким образом, получаем следующую последовательность на выходах устройства для контроля: выход 15 - 10; выход 16 - 01,При наличии нулевого сигнала на входе 5, т.е, когда блокируются все выходы дешифратора 1 (сигналы на всех выходах дешифратора принимают при этом нулевое значение), на выход элемента И 13 поступает сигнал "0", а на выходе элемента НЕ 14 - сигнал "1", На вход блока 7 с выхода элемента НЕ 8 подается сигнал "1". В первом такте (тактовый сигнал навходах 9 и 10 принимает нулевое значение) на выходах блоков 6 и 7 формируются сигналы "0" и "1" соответственно, На входы узла 11 сжатия в...

Номер патента: 1656538

Опубликовано: 15.06.1991

Авторы: Барышев, Ваганов, Дерендяев, Кибзун, Лисицын, Маслов, Мельников

МПК: G06F 11/16

Метки: блоков, функционального, цифровых

...5 это слово запишется в ОЗУ 10 субблока 21 по очередному адресу и т.д, Запись информации в субблок 21 блока 2 буферной памяти продолжается до тех пор, пока состояние счетчика 20 тест-наборов не станет равно содержимому регистра 23, В случае равенства нэ выходе схемы 21 сравнения блока 5 появится импульс, который запретит работу генератора 22 и установит счетчик 20, регистр 25 и регистр 23 в нулевое состояние. Далее в регистр 25 от блока 1 заносится адрес очередного канала, а в регистр 23 - номер последнего загружаемого тестового слова в субблок блока 2 выбранного какала. Загрузка очередного субблока блока 2 происходит аналогично предыдущему и т.д., пока не загрузятся все необходимые для данного ОК субблоки блока 2 буферной памяти,...

Номер патента: 1656539

Опубликовано: 15.06.1991

Авторы: Мощицкий, Соколов, Тимонькин, Ткаченко, Харченко

МПК: G06F 11/18, H05K 10/00

Метки: выбора, мажоритарного, сигналов

...5 младших разрядов сообщения с выхода блока 8,Одновибратор 36 формирует импульс,указывающий об окончании выдачи очеред ного сообщения из устройства, Он запускаетсязадним фронтом сигнала с выхода элементаИЛИ 29,Устройство работает следующим образом.В исходном состоянии регистры 1 - 4, регистр б, счетчики 12 и 13, триггеры 14, 16 - 19 установлены в нулевое состояние, а триггер 15 - в единичное (цепи установки в начальное состояние на чертеже не показаны).Перед началом поступления информации на входы 38 - 40 устройства в период между синхроимпульсами на вход 42 поступает строб, извещающий о начале передачи информации, При этом триггер 14 переключается в единичное состояние и открывает элемент И 32, через который синхроимпульсы с входа...

Номер патента: 1656540

Опубликовано: 15.06.1991

Авторы: Казанцев, Мансуров, Синтюрев

МПК: G06F 11/26

Метки: блоков, тестирования, цифровых

...11 памяти и на управляющий вход схемы 12 сравнения, Число, содержащееся в регистре 2 5 10 15 20 25 30 35 сдвига, сравнивается с эталонной сигнатурой исправного контролируемого блока 3, находящейся в нулевой ячейке блока 11 памяти,При совпадении укаэанных чисел на выходе сравнения блока 12 формируется сигнал, который поступает на управляющий вход ключевой схемы 15, содержимое счетчика 10 поступает на блок 16 индикации. Появление на индикации нулевой информации говорит об исправности контролируемого блока 3.При несовпадении чисел сигнал несравнения с выхода схемы 12 сравнения поступает на суммирующий вход счетчика 10, увеличивая его содержимое на единицу, Одновременно этот сигнал с.некоторой задержкой поступает на вход считывания блока...

Номер патента: 1656541

Опубликовано: 15.06.1991

Авторы: Колчин, Мансуров, Сумин, Юровских

МПК: G06F 12/00

Метки: доступа, общей, памяти, прямого

...ко 50 личества абонентов за счет организациихранения адресов памяти в памяти общегодоступа.Формула изобретения1, Система прямого доступа к общей55 памяти, содержащая блок захвата магистрали, регистр данных, блок управления, регистр текущего адреса, регистр конечногоадреса, схему сравнения, сумматор и буферную память, причем вход регистра данныхчерез магистраль подключен к магистральным входам-выходам блока захвата магистрали, вход признака конца массива блока управления подключен к одноименному выходу схемы сравнения, первый вход которой соединен с выходом регистра конечного адреса, а второй вход и вход сумматора соединены с выходом регистра текущего адреса, выходы управления данными, буферной памятью, текущим адресом блока управления...

Номер патента: 1656542

Опубликовано: 15.06.1991

Авторы: Вишняков, Дементьев, Папков

МПК: G06F 12/00

Метки: адресации, памяти

...структур памяти, к которым принадлежат переменные, и только в случае их равенства переходят к сравнению собственно значений этих переменных.При сравнении адресов устройство работает следующим образом,По внутренней шине значение содержимого регистра 1 подается на входы мультиплексора 22, По другой шине содержимое регистров 2, 4, 5, 6 подается на входы другого мультиплексора 23, На первые управляющие входы блоков 22 и 23 подаются управляющие сигналы с второго и третьеговыходов блока 25, которые предписывают5 выбор необходимых в текущей операции регистров, С выходов блоков 22 и 23 данныепоступают на входы блока 24 сравнения,который в соответствии со значениямиданных вырабатывает сигналы "Равно","Меньше" и "Больше". Сигналы...

Номер патента: 1656543

Опубликовано: 15.06.1991

Авторы: Бондаренков, Федотов, Шипилов

МПК: G06F 12/00

Метки: адресации, памяти

...неизменным, а в регистр 5 п+1 принимается значение Р 2, которое выдается на выход 16 устройства.Работа устройства в режиме реконфигурации памяти повторяется изложенным по-.рядком в течениетактов. За это время присваиваются логические номера всЕм годным блокам памяти в порядке убывания интерливинга. Присвоенные блокам логические номера запоминаются в регистрах 51- 5 П, Так, например, при а = 4, нулевом значении переключателя 12, единичном значении переключателей 11, 1 з, 14, формировании признаков интерливинга в соответствии с таблицей, использовании базы,81 ==111.112 и при подключении выхода 18 устройства к его входу 15 будут выполняться следующие действия.В первом такте реконфигурации (при опросе признака "И 4) запись в...

Номер патента: 1656544

Опубликовано: 15.06.1991

Авторы: Ельцов, Кузьмина

МПК: G06F 13/00

Метки: каналом, связи, сопряжения, эвм

...входу 21 на вход 39 контроллера 27 приходит разрешающий сигнал на взаимодействие с магистралью и контроллер 27 организует цикл записи содержимого регистра 8 в память.Для этого она формирует единичный сигнал на выходе 42 (РА), который, проходя через элемент ИЛИ 30, поступает на шинные формирователи 1, 2 и переключает их в рабочее состояние. А так как отсутствует сигнал записи в порт на входе 17, то шинные формирователи 1,2 и 28 находятся в режиме трансляции информации из устройства в параллельный интерфейс и из контроллера 27 - на адресный выход блока 3 соответственно. После выдачи сигнала РА контроллер 27 через выходы 34, 33 выдает код младшего байта адреса, а через выход 36 - код старшего байта адреса, который поступает на...

Номер патента: 1656545

Опубликовано: 15.06.1991

Авторы: Бураков, Игнатьев, Ионова, Крылова

МПК: G06F 13/00

Метки: информации, источника, приемника, сопряжения

...ивыдается на выход 23 устройства. Аналогичным образом происходит дальнейшее считывание информации из блока 9 памяти.По контрольным выходам записи 24 ичтения 25 ЭВМ и абонент ведут оперативный контроль за количеством свободныхячеек блока 9 памяти, что позволяет своевременно блокировать выдачу информационных слов на выход 14 и сигналов записина вход 13 устройства при заполнении блока 9 памяти, а также сигналов чтения на вход10 устройства при отсутствии информациив блоке 9 памяти,Если необходимо осуществить обменинформацией между ЭВМ и абонентом, когда сигналы записи и чтения расположены произвольно один относительно другого, т,е. могут и совпадать во времени, ЭВМ выдает сигнал "Параллельный режим" работы, В этом режиме включается...

Номер патента: 1656546

Опубликовано: 15.06.1991

Авторы: Галкин, Седашева, Тронин, Цирлин

МПК: G06F 13/00

Метки: каналом, связи, сопряжения, эвм

...выхода дешифратора 5 синхробайта, а в триггер 10 единица записана не будет, так как на выходе дешифратора 4 в случае синхробэйта появляется сигнал "0", т,е. появление синхробайта не вызовет сигнала прерывания на выходе 16 устройства.Этот сигнал, как и в предыдущем случае, появляется только при каждом правильном , байте, полученном после синхробайта.Пусть теперь в очередном байте, поступившем в регистр 1, имеется ошибка - несовпадение стартового или стоповых битов с заданными значениями (нулевым и единичными соответственно) или проверка не- четности, осуществляемая блоком 6, даст отрицательный результат. Тогда на выходе дешифратора 4 к моменту появления сигнала переполнения счетчика 7 сохранится сигнал "0", в результате чего триггер...

Номер патента: 1656547

Опубликовано: 15.06.1991

Авторы: Клейнер, Петров

МПК: G06F 13/00

Метки: блоку, двух, обращения, общему, памяти, процессоров

...через мультиплексор 13 и элемент ИЛИ 25 на вход разрешения блока 12 памяти, переводит его выходы из высокоимпедансного состояния в активное.Если процессор 10 осуществляет процедуру записи данных в блок 12 памяти, процессорный элемент 15 синхронно с выставкой информации на шинах АДформирует сигнал ДЗП 1, Сигнал ДЗП 1 через открытый мультиплексор 13 устанавливает потенциал "0" (режим записи) на управляющем входе блока 12 памяти, Этот же сигнал через элемент ИЛИ 25 поступает на вход разрешения блока 12 памяти.По окончании процедуры обмена первого процессора 10 с блоком 12 памяти изменение состояния сигнала ОБМ 1 из "0" в "1" сбросит триггер 1 в исходное состояние "0".При поступлении от второго процессора 11 сигнала ЗП 2 по окончании...

Номер патента: 1656548

Опубликовано: 15.06.1991

Автор: Друз

МПК: G06F 13/12, G06F 3/00

Метки: вывода, информации

...И 28, подготовленный к открыванию триггером 18, выдается на выход 36 устройства в виде сигнала "Конец передачи". При этом аналогично описанному 35 срабатывает триггер 29, обнуляется счетчик 33 и через элемент И 17 - счетчик 21, после чего триггер 29 устанавливается в нулевое положение, а счетчик 33 формирует импульс, который через элемент И 32 в виде сигнала 40 готовности устройства снова выдается на внешнее устройство, что свидетельствует о готовности к повторной выдаче данных или к загрузке нового массива.Шаговый режим вывода данных задается импульсным сигналом по входу 3 устройства, при этом срабатывает триггер 11, Предварительно сбрасывается режим непрерывной работы сигналом начальной установки по входу 2 устройства, триггер 10...

Номер патента: 1656549

Опубликовано: 15.06.1991

Авторы: Зайцева, Кривицкий, Кухарев, Шмерко

МПК: G06F 15/31, G06F 7/00

Метки: вычисления, данных, логических, многозначных, производных

...функции К-значных данных предыдущей матрицы, в устройство следует ввести размерность К" столбца или строки матрицы и произвести перезагрузку параметра т логической производной или логического интеграла, Это осуществляется между К "-м и (К "+1)-м тактами работы устройства, Ввод в устройство размерности К" столбца или строки новой матрицы К-значных данных и перезагрузка параметра т логической производной или логического интеграла осуществляются соответственно через второй и третий входы режима блока 4;, а на первый вход режима блока 4 при этом подается сигнал высокого логического уровня.По окончании ввода в устройство второй матрицы К-значных данных можно вводить третью матрицу К-значных данных и т,д.После обработки в устройстве всех...

Номер патента: 1656550

Опубликовано: 15.06.1991

Авторы: Ковалив, Коноплянко

МПК: G06F 15/31

Метки: конечными, полиномов, полями, умножения

...полинома-сомножителя.В третьем случае первый полином-сомножитель не равен ни нулю, ни единице, второй полинам-сомножитель не равен нулю. При этом на всех входах элемента ИЛИ 8 сформированы нулевые потенциалы, а значит, и на его выходе также будет нулевой потенциал. Следовательно, на выходе 19 устройства отсутствует сигнал готовности результата вычисления, Для выполнения вычислений на вход 16 устройства подается импульс, равный логической единице, который, проходя через элемент ИЛИ 9, поступает на информационный вход триггера 13. После этого с поступлением нового импульса от генератора 3 на вход синхронизации триггера 13 последний установится в единицу, Потенциал логической единицы с выхода триггера 13 разрешает прохождение импульсов от...

Номер патента: 1656551

Опубликовано: 15.06.1991

Авторы: Ковалив, Коноплянко

МПК: G06F 15/31

Метки: деления, конечными, полиномов, полями

...И 11 формируется единичный потенциал. Единичный потенциал на выходе 23 готовности результата указывает на то, что на выходах 21 результата деления сформированы потенциалы, соответствующие коэффициентам полинома-частного.Единичный потенциал на входе установки в ноль триггера 12 не разрешит установку триггера 12 в единицу и, соответственно, прохождение импульсов с выхода генератора 3 через элементы И 10 и ИЛИ 7 и 8 на входы синхронизации блоков 1 и 2.Поэтому потенциалы на выходах 21 результата не изменяются. В четвертом случае полинам-делимоене равен нулю, полином-делитель не равен ни нулю, ни единице.При этом на выходе триггера 12 обоих элементов ИЛИ - НЕ 13 и 14, а также на выходе дешифратора 4 сформированы нулеНулевой потенциал с...

Номер патента: 1656552

Опубликовано: 15.06.1991

Авторы: Кисель, Фрид, Якубович

МПК: G06F 15/32

Метки: задач, математической, решения, физики

...13, на первыйОвход котоРого постУпает код Л х ао Оср -1 О /2 с выхода блока 1 памяти, а на третийи четвертый входы - код 01со второгок.э блока памяти 4 через элементы И 15 и ко Ос юыхоа И 16. Сумма Лхао Чср + 01 ++аООО /2 - 1 О /2 с выхода сумматора 13поступает на второй вход умножителя 12, напервый вход которого поступает коди)/(1+ао/2+ Лх ао ) с выхода блока,5 памяти.С выхода умножителя 12 и роизведениеи) ( Л х ао Чср +01" +аООо /2-1 О /2)/(1+до+ - + Лх ао) поступает.на первый вход2сумматора 14, на второй вхо которого подается произведение (1- в)ООс выходаумножителя 11, На выходе сумматора 14фоомируется код ООсогласно (11), который по тактовому импульсу записывается вМ-ю ячейку блока 4 памяти,Аналогично осуществляется получение...

Номер патента: 1656553

Опубликовано: 15.06.1991

Автор: Кудря

МПК: G06F 11/00, G06F 15/36

Метки: амплитудный, анализатор

...задатчиком адресов 4 адреса А число Ц поступает на входы б - 1 арифметического блока б, где к немудобавляется новое событие, т,е, +1. При этом ма выходах б - 5 первой группы арифметическо-. го блока 6 присутствует нулевая информация, которая запишется в блок 5 памяти поадресу Аь а на выходе 6 - 6 промежуточного заранее определенные числа совпадают.переноса арифметического блока 6 появит- Тестирование заканчивается, выходы данся сигнал .промежуточного переноса, кото- ных кодировки кодировщика 1 амплитудырцй через мельтиплексор 7 поступит на подключаются к входам данных задатчикавход 2 - 2 управления смещением адреса 5 адресов 4, Амплитудный анализатор готов кблока 2 формирования управляющих сигна- работе в основном режиме,...

Номер патента: 1656554

Опубликовано: 15.06.1991

Авторы: Донченко, Матвеев, Очин, Романов, Юсупов

МПК: G06F 15/36, G06F 15/66

Метки: вычислительное, ранговой, фильтрации

...после элемента 16 НЕ. Выход регистра 11 данных отключается от адресного входа единицей с выхода третьего регистра 14, Содержимое регистра 13 адреса первого блока 2 равно О, так кзк вход 22 адреса первого блока 2 соединен с входом пог. "0". (Операция (1) алгоритма), В первом такте цикла на тактовый вход 61 блока 3 с выхода 58 блока 1 поступит импульс. В результате содержимое счетчика 71 изменится, указывая на адрес удаляемого элемента столбца,Во втором такте по заднему фронту ТИ на входе 31 блока 2 происходит перепись . содержимого третьего регистра 14, третьего регистра 13 адреса и результата с выхода узла 9 первого блока 2 в первые регистры 14, 13 и 12 второго блока 2, (Операция (4) алгоритма). Первый блок 2 во втором такте будет...

Номер патента: 1656555

Опубликовано: 15.06.1991

Авторы: Ахметьянов, Семенов

МПК: G06F 15/36

Метки: сглаживания, сигналов

...формирования адресов подключены соответственно к младшим и старшим разрядам адресного входа блока пэмз ти изображения, первые разрядные информационные входы сумматора номеров столбцов подключены к разрядным информационным выходам счетчика номера столбца окна и к младшим разрядам первого информационного входа компаратора, вторые разрядные информационные входы 30 сумматора номеров столбцов подклачень к разрядным информационным выходам счетчика номера базового столбца, первые разрядные информационные входы сумматора номеров строк подключены к разрядным информационным выходам счетчика номера строки окна и к старшим разрядам пеовогс информационного входа компаратора, вторые разрядные информационные входы сумматора номеров строк подключены...

Номер патента: 1656556

Опубликовано: 15.06.1991

Автор: Едыгенов

МПК: G06F 15/36

Метки: анализатор, экстремумов

...32 и 33, которая растягивает импульс переполнения до длительности 30 тактового импульса, Выделенный импульс проходит через элемент Р 28 в следующих а) на выходе триггера 18 единичный уровень, что соответствует нисходящей ветви, и на знаковом выходе АЦП 4 едничный уровень, что сигнализирует о положительной полярности входного сигнала; б) на выходе триггера 18 нулевой уровень и на знаковомвыходе АЦП 4 нулевой уровень.Входной сигнал отрицательной полярности возможен в том случае, если в момент включения нового режима, когда в регистре 9 зафиксируется текущее значение сигнала, исследуемый сигнал начнет уменьшаться и 45 на выходе аналогового сумматора появится напряжение отрицательной полярности. Именно в этих двух случаях единичный уровень...

Номер патента: 1656557

Опубликовано: 15.06.1991

Авторы: Радченко, Шишов

МПК: G06F 15/46

Метки: параметров

...и блок 3 управления выдаст сигнал в блок 4 вьвода результата на ввод его в регистр 40,Рассмотрим более подробно работу задатчика программ (фиг.2, 8, 10).В исходное состояние зэдатчик 1 программ приводят подачей на третий управляющий вход сигнала "Сброс", Этот сигнал, пройдя элемент 23 ИЛИ, поступит на нулевой вход триггера 30 и далее через усилитель 19 - на входы сброса регистров 31-1, 31-231 - 7, 32 и 33, счетчика 12 адреса и на второй управляющии выход задатчикэ 1 программ.Запуск задатчика 1 программ произойдет при подаче на его второй управляющий вход сигнала "Пуск" ("П"). Сигнал "П 1", пройдя формирователь 21. окажется сформированным на выходе последнего в виде импульса. Этот импульс поступит на первый вход элемента 24 ИЛИ, вход...

Номер патента: 1656558

Опубликовано: 15.06.1991

Авторы: Борисов, Сазанович, Торбин

МПК: G06F 15/336

Метки: интервала, корреляции

...единичного потенциалана вторых выходах дешифраторов 10 -1:10 - М приводит к изменению содержимого группы триггеров 19 - 1:19 - М, которое. всвою очередь, обеспечивает последующий 40поиск более точного значения интервалакорреляции путем анализа более продолжительных реализаций х(т), либо в предельномслучае выдачу искомого интервала корреляции.45Поступление сигналов с.третьих выходов дешифраторов 10 - 1:10 - М, объединенных в единый сигнал элементом ИЛИ 26,свидетельствует о необходимости изменения начальной тактовой частоты генератора 14,Появление единицы на первых выходахдешифраторов 10 - 1;10-М происходит приусловии, что дискретизированный очередной частотой 1 сигнал х(т 1) является шумоми требуется выбор новой частоты Ьк1 ь...

Номер патента: 1656559

Опубликовано: 15.06.1991

Авторы: Осетров, Садовникова

МПК: G06F 15/16, G06F 15/347

Метки: матричный, мультиплексор-демультиплексор

...и является вторым входом-выходом "Информация принята один" мультиплексора-демультиплексора, третий вход-выход "Информация выдана два" которого соединен с третьим входом-выходом блока асинхронной передачи и с пятым входом блока управления дополнительного сдвигового регистра, шестой вход которого соединен с четвертым входом-выходом блока асинхронной передачи и является четвертым входом-выходом "Информация принята два" мультиплексора-демультиплексорэ. группа входов "Дешифрация закончена" которого соединена с группой входов индикатора дешифрации, выход которого соединен с первыми входами первого и второго элементов И, второй вход которого соединен с седьмыми входами блока управления сдвиговым регистром и блока. управления дополнительным...