Устройство для вычисления корня -й степени

)5 6 06 ПИСАНИЕ ИЗОБРЕТЕН К ТЕЛЬС РСКОМУ С вания в цифровых вычислительных машинах различного назначения, Цель изобретения - сокращение аппаратурных затрат. Это достигается тем, что устройство для вычисления корня п-й степени, содержащее регистр сдвига аргумента, блок управления сдвигом, регистр сдвига результата, матрицу запоминающего устройства, содержит также делитель тактовой частоты сдвига аргумента и реверсивный счетчик тактов сдвига результата с соответствующими связями.1 ил. тильно-триггерную схему, осу связь входных и выходных ло налов элементов предлагаемо Сдвиговый регистр 3 результ ляет собой обычный М-разрядн регистр, где М - количество раз ществляющую гических сигоустройства, ата представый сдвиговый рядов резуль авй тата, и во зн регист Матрица 4 запоминающего устройства представляет собой постоянное запоминающее устройство организациейх сбит, где- количество адресных разрядов матрицы 4, с - количество информационных разрядов матрицы 4, Каждой адресной комбинации на входе матрицы 4 соответствует записанное значение корня и-й степени, представленное в двоичном коде и соответствующее значению адресной комбинации, Значение с выбирается в интервале /п 5, сиз необходимой погрешности искомого корня, а значение корня и-й степеГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(56) Оранский А.М. Аппаратные методы вцифровой вычислительной технике, Минск:Изд-во БГУ, 1977, с. 43-44, рис,2.1.(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯКОРНЯ й-Й СТЕПЕНИ(57) Изобретение относится к вычислительной технике и предназначено для использоИзобретение относится к вычислительной технике и предназначено для использования в цифровых вычислительныхмашинах различного назначения.Цель изобретения - сокращения аппаратурных затрат.На чертеже представлена структурнаясхема устройства,Устройство содержит регистр 1 сдвигааргумента, блок 2 управления сдвигом, регистр 3 сдвига результата, матрицу 4 запоминающего устройства, делитель 5 тактовойчастоты сдвига аргумента, реверсивныйсчетчик 6 тактов сдвига результата.Сдвиговый регистр 1 аргумента представляет собой обычный Р-разрядный сдвиговый регистр, где Р - количество разрядоваргумента, причем Р =+ б, где- количество младших значащих разрядов сдвиговогорегистра 1, а б - количество старших сигнальных разрядов сдвигового регистра 1,Значениевыбирается в пределах 1Р/п,исходя из необходимой погоешности результата. Блок 2 представляет собой венем М = - + с, где с - .количестбищих разрядов сдвиговогони в матрице 4 записывается с точностью доэ знаков, где а = с - - .иДелитель 5 тактовой частоты сдвига аргумента представляет собой обычный делитель частоты с коэффициентом деления и.Счетчик 6 тактовой частоты сдвига результата представляет собой обычный реверсивный счетчик с сигнализацией нулевогосостояния и разрядностью х = оо 2 б.Предлагаемое устройство работает следующим образом.После занесения значения аргумента,представленного вдвоичном коде, всдвиговый регистр 1 блок 2 управления анализирует значения б старших разрядов сдвиговогорегистра 1. Если все б разрядов равны нулю,то блок 2 вырабатывает сигнал записи, который с выхода ЗАП поступает на вход ЗАПрегистра 3 и по которому регистр 3 фиксирует в своих с младших разрядах значениерезультата, записанное в матрице 4 по адресу, соответствующему кодовой комбинации в 1 младших разрядах сдвиговогорегистра 1,Если ходя бы один из б старших разрядов сдвигового регистра 1 не равен нулю,блок 2 подает тактовую частоту сх на тактовый вход Т сдвигового регистра 1 и на входсх делителя 5, С выхода с/и делителя 5 поделенная тактовая частота поступает насуммирующий вход; "+1" счетчика 6, который считает количество тактов сдвига артумента, деленное на и, Сдвиговый регистр 1на каждый такт частоты сх сдвигает значение аргумента на один разряд в сторонумладших разрядов, Через каждые и тактовсх блок 2 управления анализирует значенияб старших разрядов регистра 1. Если все бразрядов равны нулю, блок 2 управленияпрекращает подачу частоты и вырабатываетсигнал ЗАП, по которому регистр 3 фиксирует в своих с младших разрядах промежуточное значение результата. Затем блок 2подает тактовую частоту су на тактовый входТ регистра 3 и на вычитающий вход "-1"счетчика 6, который на каждый такт су де 5 10 20 25 30 35 40 45 крементирует посчитанное значение количества тактов сх, деленное на п, Регистр 3 на каждый такт частоты су сдвигает значение аргумента нэ один разряд в сторону старших разрядов, На каждый такт су блок 2 управления анализирует состояние счетчика 6 по сигналу "=0" нулевого состояния. Если сигнал "=0" счетчика 6 переходит в активный уровень, блок 2 прекращает подачу частоты су. На этом цикл работы устройства закончен, искомое значение результата находится в сдвиговом регистре 3.Формула изобретения Устройство для вычисления корня и-й степени, содержащее регистр сдвига аргумента, группы младших и старших разрядов которого соединены с адресным входом матрицы запоминающего устройства и первым входом анализа блока управления сдвигом соответственно, регистр сдвига результата, матрицу запоминающего устройства, блок управления сдвигом, о т л и ч аю щ е е с я тем, что, с целью сокращения аппаратурных затрат, оно содержит делитель тактовой частоты сдвига аргумента и реверсивный счетчик тактов сдвига результата, причем группа младших информационных входов регистра сдвига результата соединена с информационными выходами матрицы запоминающего устройства, вход делителя тактовой частоты сдвига аргумента и тактовый вход регистра сдвига аргумента подключены к выходу тактовой частоты сдвига аргумента блока управления сдвигом, суммирующий вход реверсивного счетчика тактов сдвига результата соединен с выходом делителя тактовой частоты сдвига аргумента, а вычитающий вход; объединенный с тактовым входом регистра сдвига результата, подключен к выходу тактовой частоты сдвига результата блока управления сдвигом, второй вход анализа и выход разрешения записи которого соединены соответственно с выходом нулевого состояния реверсивного счетчика тактов сдвига результата и входом записи промежуточного результата регистра сдвига результата.1656530 Составитель И. ТимошенкоРедактор Л. Веселовская Техред М,Моргентал ректор М. Демчи роизводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 10 Заказ 2052 Тираж 399 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб., 4/5