Арифметическое устройство

Союз Советских Социалистических РеспубликО П И С А Н И Е ее в 77 в 2 в ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Е(22) Заявлен 213037 04.05.75нием заявет с присоеднн Государственный комитет Совета Министров СССР по делам изобретений и открытий(088.8) 45) Дата опубликования описания 10,11.77(72) Автор изобретени А йма 71) Заявитель 4) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВ перацпй умно быстродействия выполижения, к увеличению слкости аппаратуры, к увНаиболее близкимк предлагаемому являе ожности и громе 111- еличению стоимости, техническим решениел 1 тся устройство, сорядных регистра опеные держащее два рандов, поразр чены к первым дам сумматора го подключены ного регистра. оды которых поцклн -м поразрядньм вхоные выходы котороядным ВХодам ньход -и вто поразряд поразйства являетсяна ецннн 1 еувенностн задержриводят, к сннся повышение рифметг ое к 11 ройство тт -2)ряд ные в ("нора юдкл тт -1) х под нснее г руп 1 очены Изобретение относится к области вычислительной техники и может быть применено в арифметических устройствах ускоренного выполнения арифметических операций, в устройствах адресации, многоканальной оперативной памяти, в устройствах сжатия информации, в устройствах коммутации сообщений, в устройствах микропрограммного управления,Известно арифметическое устройство, ре О ализуемое на многокаскаднЬх суммирующих схемах для ускореннрго умножения, Оно содержит регистры множимого и множителя, выходной сумматор со сквозным переносом, блок формирования частных произведений, 15 суммирующих схем, состоящих из нескольких параллельно последовательных каскадов трехвходовых одноразрядных сумматоров, на которых частные произвецения преобразовываются в один или два слагаемых, 20Недостаткол 1 этого устройства является то, что при увеличении числа разрядов в сомножителях существенно возрастает число параллельно последовательных одноразряднсумматоров, а это приводит к снижению Недостатком этого устро большой объем оборудования производительности и сущест ки в сумматорах, которые и жению быстродействия. Целью изобретения являе быстродействия выполнения операций. Это доститается тем, что введены (2 ут) шифраторо групп элементов И, при это,выходы регистров операндов входам соответствующих (2 элементов И, выходы которь577526 3к входам (2 п -1)1 шифраторов, причем выход элемента Ймладшей группы подключенк младшему, разряду сумматора, а выходыкаждого (, -го шифратора подключены соответственно к общим шинам выходов , -гошифратора, где 1 412 К -1), при этомпервая общая шина выходов каждого , -гошифратора подключена к первому поразрядному входу сумматораи к одному из вхоФдов 1, -го шифратора, вторая общая шина 10выходов-го шифратора подключена ковторому поразрядному входу сумматора ик одному из входов ( 1 -1) шифратора,третья и щ-я общие. шины выходов 1 -гоширратора подключены соответственно у 15входам ( 1 -2) 4-1 л)Я шифраторов.На чертеже представлена схема устройства, где регистры операндов,2,группыэлементов И,-9, шифраторы - 10-16,сумматор - 17, выходной регистр -18, 20Работает устройство следующим образом.Входные регистры предназначены дляприемадвух операндов и передачи их в сум;матор и на входы (2 И - .1) групп элементов И. В сумматор операнды переда 1 отся,при выполнении операций сложения и вычитания. На входы (2 Ц) групп элементовИ операнды передаются при выполнении операций умножения230Группа элементов И содержит 1.1 двухвходовых элементов И. Каждая из групппредназначена для формирования соответствующего столбца частных произведений.В состав средйей группы элементов Ивходит наибольшее число двухвходовых элементов И. Она равна числу разрядов одногосомножителя,На средней группе элементов И фсрмируется средний столбец частных сомножите 0лей. Каждая последующая группа элементов, И влево и вправо от средней формирует пос,."иецующие столбцй (влево и вправо от среднего столбца) частных произведений. Приэтом каждая последующая группа элементовИ влево и вправо от.:средней имеет на одинэлемент И меньше каждой предьвхушей,Сумматор выполняет . операции сложенияи вычитания над двумя,операндами и двух"50разрядными столбцами, поступающими с вход-,ных регистров и общих шин выходовшифраторов. Выходной регистр служит для приема результатов кодов операций иэ сумматора. 55ЦЗифраторы предназначены для преобразования входных единиц частных произведений в двоичные коды (новые столбцы)эквивалентные порядковым номерам выходов и параллельных сдвигов их на один разряд по 60 отношению друг к другу, Арифметическое устройство содержит (2 )(-1) шифраторов.В каждом шифраторе число входов равно числу выходов. Наиболь 1 цее число входов у среднего шифратора. Оно равно числу разрядов входного регистра, Выходам каждого шифратора присвоены порядковые номера, причем каждому из них соответствует определенное количество входных единиц. Так, на- пример, на вход шифратора поступило три единицы (независимо на каких шинах они находятся) - в шифраторе включается третий выход, на вход шифратора поступило две единицы - в шифраторе включится второй выход. Номера выходам каждого шифратора присваиваются:по порядку 1,2,3 11 . Наибольший норядковый номер у среднего шифратора. Он равен чижу разрядов входного регистра,С каждого выхода шифраторов на общиешины выходов считывается порядковый номер в двоичном коде. На соответствующиеобщие шины выходов считываются только единицы этих кодов, при эттом значение их наобщих шинах сохраняется.Число",общих шин выходов каждого шифратора равно числу двоичных разрядов унаибольшего порядкового номера выхода шифратора,По коду операции умножения с выходныхрегистров 1, 2 на входы, (2 Ц -1) группэлементов И 3,4,5, 6,7,8,9 одновременносчитывается два операнда. На выходах кажрой группы элементов И формируется соответствующий столбец частных произведений. Сформированные столбцы частных произведений одновременно.передаются на входы (2)ф 2).:ЙщфраРРРОв 1 Оу Х;,12 ф. 13,14, 15,При этом младший "разряд элемента Икрайней правой группыпередается непосредственно в младший разряд сумматора. Повходным единицам столбцов частных произведений в каждом, шифраторе арифметическогоустройства включается тот выход, порядковый номер котбррго соответствует количеству входных единьщ,С включенноговыхода каждого шифратора на общие шины выходов считывается порядковый номер выхода в двоичном коде(первичное свертывание разрядов столбцовчастных произведений).При появлении на общих шинах выходовГпорядковых номеров, выходов, равных, треми меньше, далйейшее свертывание разрядов столбцов не производится, а эти числас общих шин выходов шифраторов считыва 577526Составитель В, Жуковредактор Н. Хлудова Техред Л, Богдае Корректор И. ЙеиеекЗаказ 4186/Э 6 Тираж 818 ПодписноеЦНИИПИ Государственного комитета Совета Министров СССРпо дедам изобретений и открытий113035, Москва, Ж, Раушская наб., д, 4 уУ 5Филиал ППП "Патент", г. Ужгород, ул, Проектная, 4