Устройство для выравнивания порядков чисел

/38 ГОСУДАРСТЦЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ИСАНИЕ ИЗОБРЕОРСКОМУ СВИДЕТЕЛЬСТВ ЕНИЯ К входом второго ента з ляющи прета дом б которого о регистр с выходомумматора,торого со единен с внхо вход котороереноса одноуфер един разрядног рой входы ервыи и втоинены соотодами второго и тре- И, а вход переноса го элемента ИЛИ, перды которого соединены выходами первого и в запрета, выход ного сумматора соедиамического регистра,ветст енно с племен х го с вых вый и соотв дом тр второй ственно с о элементо одноразряд входом дин м ен с выход которого соединен с. первымивходами третьего и четвертого элементов запрета, управляющие входы которых соединены с второй так.товой шиной устройства и первыми входами четвертого и пятого элементов ИЛИ, вторые входы которых соединены соответственно с единичными выходами первогои второго триггеров, вторыми входами третьего и четвертого элементовзапрета первыми входами второго итретьего элементов И, первыми входа"ми пятого и шестого элементов запре"та, выходы четвертого и пятого элементов ИЛИ соединены соответственнос первыми входами четвертого и пятогоэлементов И, вторые входы которых соединены соответственно с выходами первого и второго регистров порядков,вторыми входами третьего и второгоэлементов И, входи первого и второгорегистров порядков соединены соответственно с первым и вторым входамиблока сравнения, с выходами шестогои седьмого элементов ИЛИ, первые входи которых соединены соответственнос выходами четвертого и пятого эле 1211 3431196/18-24(72) В.И Корнейчук, В.П. Тарасенко, Я.И. Торошанко и Фам Тин Нгил Вьетнам)(71) Киевский ордена Ленина политехнический институт им. 50-летия Великой Октябрьской социалистической революции(56) 1, Самофалов К.Г. Корнейчук В,И Тарасенко В.И. Электронные цифровые вычислительные машины. Киев, "Вища школан 19/6, с. 292.2. Каган Б.М. Электронные вычисли" тельные машины и системы. М., "Энергиян 19/9, с. 224.(54)(571 1. УСТРОЙСТВО ДЛЯ ВЫРАВНИВАНИЯ ПОРЯДКОВ ЧИСЕЛ, содержащее первый и второй регистры порядков, первый и второй регистры мантисс, блок сравнения, о т л и ч а ю щ е е с я тем, что, с целью сокращения аппаратурных затрат, содержит динамический регистр, два триггера, одноразрядный сумматор, буферный регистр, семь элементов И, шесть элементов запрета, одиннадцать элементов ИЛИ, причем первый и второй выходы блока сравнения подключены соответственно к входам первого и второго триггеров, нулевые выходы которых соединены соответственно с первыми входами первого и второго элементов ИЛИ, первым и вторим входами первого элемента И, выход которого соединен с шиной конца выравнивания порядков устройства и управляющим входом первого элемента запрета, вход которого соединен с первой тактовой шиной устройства и управ1 113 0798 ментов И. а вторые входы - с выходами соответственно четвертого и третьего элементов запрета, третий вход блока сравнения соединен с третьей тактовой шиной устройства, входами синхронизации первого и второго триггеров, вторыми входами первого и ето" рого элементов ИЛИ и первыми входами восьмого и девятого элементов ИЛИ, вторые входы которых соединены с четвертой тактовой шиной устройства, а выходы - соответственно с управляющими входами пятого и шестого элементов запрета, вторые входы которых соединены соответственно с выходами вторых разрядов первого и второго регистров мантисс, выходы первых разрядов которых соединены соответственно с первыми входами шестого и седь" мого элементов И вторые входы которых соединены соответственно с выходами первого и второго элементов ИЛИ, а выходы - с переьцли входами десятого и одиннадцатого элементов ИЛИ, вторые входы которых соединены соответственно с выходами пятого и шестого элементов запрета, а выходы - с входами первого и второго регистров мантисс.7 Устройство по и. 1, о т л и ч а ю щ е е с я тем, что блок сравнения содержит два триггера, шесть элементов запрета, два элемента ИЛИ, элемент И, причем управляющие входы Изобретение относится к выцислительной технике и может быть использовано при построении цифровых вычислительных машин последовательного действия для обработки чисел с плавающей 5 запятойИзвестно устройство для выравнивания порядков, содержащее регигтры порядков, сумматор порядков, счетчик, логические элементы, триггеры 1,Однако принцип работы такого устройства не позволяет в полной мере использовать в нем динамические регистры с большой степенью интеграции, требует больших аппаратурных эа 15 трат.Наиболее близким по технической сущности к изобретению является устпервого и второго элементов запретаи входы третьего и четвертого элементов запрета соединены с третьимвходом блока сравнения, первый входкоторого соединен с первым входом первого и управляющим входом третьегоэлементов запрета, выходы которых соединены соответственно с первым ивторым входами первого элемента ИЛИ,выход которого соединен с входом пятого элемента запрета и управляющимвходом шестого элемента запрета, входкоторого соединен с управляющим входом пятого элемента запрета и выходом второго элемента ИЛИ, первый ивторой входы. которого соединены соответственно с выходами второго и четвертого элементов запрета, вход второго и управляющий вход четвертогоэлементов запрета соединены с вторымвходом блока сравнения, первый выходкоторого соединен с выходом элемента И, первый и второй входы которогосоединены соответственно с нулевымвыходом первого триггера и единичнымвыходом второго триггера, нулевой выход которого соединен с вторым выходом блока сравнения, единичные входыпервого и второго триггеров соединены с выходом пятого элемента запрета, нулевые входы первого и второготриггеров - с выходом шестого элемента запрета,2ройство для выравнивания порядков чисел, содержащее два регистра порядков, два регистра мантисс, блок сравнения, счетчик, буферный регистр, причем первый и второй входы блока сравнения соединены соответственно с выходами первого и второго регистров порядков, вход второго регистра порядка соединен с информационным выходом счетчика, информационный вход которого соединен с еыходом.буферного регистра, вход которого соединен с первым выходом блока сравнения, второй и третий выходы которого соединены соответственно с управляющими входами первого и второго ре - гистров мантисс, Гравнение порядков чисел осуществляется с помощью блокасравнения и в каждом цикле осуществляется глвиг на один разряд мантиссыl3.Недостатком известного устройства являются значительные аппаратур.ные затраты.Целью изобретения является сокращение аппаратурных затрат,Поставленная цель достигается тем,что устройство для выравнивания по- Орядков чисел, содержащее первый и второй регистры порядков, первый и второй регистры мантисс, блок сравнения,содержит динамический регистр, дватриггера, одноразрядный сумматор, бувеерный регистр, семь элементов И,шесть элементов запрета, одиннадцатьэлементов ИЛИ, причем первый и второйвыходы блока сравнения подключены квходам первого и второго. триггеров20соответственно, нулевые выходы которых соединены соответственно с первыми входами первого и второго элементов ИЛИ, первым и вторым входами первого элемента И, выход которого соединен с ниной конца выравнивания порядков и управляющим входом первого элемента запрета, вход которого соединен с первой тактовой шиной и управляющим входом второго элемента запрета, вход которого соединен с выходом бубер ного регистра, вход которого соединен с выходом переноса одноразрядного сумматора, первый и второй входы которого соединены соответственно с выходами второго и третьего элементов И,35 а вход переноса соединен с выходом третьего элемента ИЛИ, первый и второй входы которого соединены соответственно с выходами первого и второго40 элементов запрета, выход суммы одноразрядного сумматора соединен с входом динамического регистра, выход ко торого соединен с первыми входами третьего и четвертого элементов запрета, управляющие входы которых соединены с второй тактовой шиной устройства и первыми входами четвертого и пятого элементов ИЛИ, вторые входы которых соединены соответственно с единичными выходами первого и второ" 50 го триггеров, вторыми входами третьего и четвертого элементов запрета, первыми входами второго и третьего . элементов И, первыми входами пятого и шестого элементов запрета, выходы 55 четвертого и пятого элементов ИЛИ соединены соответственно с первыми входами четвертого и пятого элементов И,вторые входы которых соединены соответственно с выходами первого и второго регигтров порядков вторыми вхолами третьего и второго элементов И входы первого и второго регистров порядков соединены соответственно с первым и вторым входами блока сравнения, с выходами шестого и седьмого элементов ИЛИ, первые входы которых соединены соответственно с выходами четвертого и пятого элементов И, а вторые входы - с выходами соответствено четвертого и третьего элементов запрета, третий вход блока сравнения соединен с третьей тактовой шиной устройства, входами синхронизации первого и второго триггеров, вторйми вхО. дами первого и второго элементов ИЛИУ и первыми входами восьмого и девято-. го элементов ИЛИ, вторые входы кото- рых соединены с четвертой тактовой шиной устройства, а выходы соединены соответственно с управляющими входами пятого и шестого элементов запрета, вторые входы которых соединены соответственно с выходами вторых разрядов первого и второго регистров мантисс, выходы первых разрядов которых соединены соответственно с первыми входами шестого и седьмого элемен;тов И, вторые входы которых соединены соответственно с выходами первого и второго элементов ИЛИ, а выходы соединены соответственно с первыми входами десятого и одиннадцатого элементов ИЛИ, вторые входы которых соединены соответственно с выходами пятого и шестого элементов запрета а выходы соединены соответственно с входами первого и второго регистров мантисс.Кроме того, блок сравнения содержит два триггера, несть элементов запрета, два элемента ИЛИ, .элемент И, причем управляющие входы первого и второго элементов запрета и входы третьего и четвертого элементов запрета соединены с третьим входом бло" ка сравнения, первый вход которого соединен с первым входом первого и управляющим входом третьего элементов запрета, выходы которых соединены соответственно с первым и вторым входами первого элемента ИЛИ, выход которого соединен с входом пятого элемента запрета и управляющим входом шестого элемента запрета, вход которого соединен с управляющим входом пятого элемента запрета и выхо 1030798дом второго элемента ИЛИ, первый ивторой входы которого соединены соответственно с выходами второго ичетвертого элементов запрета, входвторого и управляющий вход четвертого элементов запрета соединены свторым входом блока сравнения, первыйвыход которого соединен с выходом элемента И, первый и второй входы которого соединены соответственно с нулевым. выходом первого триггера и еди.ничным выходом второго триггера нулевой выход которого соединен с вторым выходом блока сравнения, единичные входы первого и второго триггеров 15соединены с выходом пятого элементазапрета нулевые входы первого и вто"рого триггеров соединены с выходомшестого элемента запрета.На Фиг, 1 изображена Функциональная схема устройства; на Фиг, 2 - построение блока сравнения.Устройство содержит(ю -разрядные)регистры 1 и 2 порядков (один ;знаковый разряд и упразрядов порядка(один знаковый разряд и -1 разрядовмантиссы , причем И 7 г и , блок сравнения 5, первый и второй выходы которого подключены к Э-входам триггеров 6 и 7 соответственно, одноразряд"ный сумматор 8, выход суммы которогосоединен с входом дополнительного динамического регистра 9, одноразрядныйбуферный регистр 10, элемент ИЛИ 11,элемент И 12, элементы ИЛИ 13 и 14,элементы И 15 и 16, элементы ИЛИ 1724, тактовые шины 25-28, выход (шину)конца выравнивания порядков 29, элементы И 30-33, элементы запрета 3439.Блок 5 содержит элементы запрета 40-45, элементы ИЛИ 46 и 47, триггеры 48 и 49, элемент И 50, первый,второй и третий входы 51-53, первыйи второй выходы 54 и 55.Устройство для выравнивания поряд.ков чисел работает следующим образом,Такт Т - временный интервал представления в машинном цикле 1 -го разряда числа последовательного кодамладшими разрядами вперед. Машинныйцикл устройства составляет И тактов,Таким образом, начало машинного циклаопределяется тактом тпредставляющим самый младший разряд мантиссы ипорядка, конец цикла - тактом т,представляющим знаковый разряд манПо единичному сигналу на прямом выходе триггера 6 в регистре мантиссы 4 осуществляется сдвиг на один разряд вправо и порядок в регистре 2 увеличивается на единицу. Операции сдвига мантиссы на один разряд обеспечиваются коммутацией цепей циркуляции регистра мантиссы 4 через элементы ИЛИ 19 и 23 и элемент ИЛИ 22. При сдвиге вправо знаковый разряд неподвижен. Операция прибавления единицы к порядку осуществляется с помощью, сумматора 8. При этом в цикле представления цепь циркуляции регист 1 О 3 О 98ра 2 с помощью открытого элемента И 16 замыкается через сумматор 8, на вход переноса которого в такте Т, поступает единичный сигнал, который получается путем инвертирования сигнала ра венства с выхода элемента И 12. Выход суммы сумматора 8 задерживается на Р тактов, где Р = И - К е (К = = 1,2,3), с помощью регистра 9, который имеет Р разрядов и через зле мент ИЛИ 1 Й соединяется, с. входом регистра порядка 2.1По единичному сигналу на прямом выходе триггера 7 указанные действия 15 производятся над мантиссой в регистре 3 и порядком .в регистре 1Гигнал равенства обозначает конец операции выравнивания порядков.Блок сравнения работает следующим образом.Коды сравниваемых чисел поразрядно поступают на входы М и У младщими разрядами вперед. К исходном состоянии триггеры 48 и ч 9 находятся в единичном состоянии. й тактах с первого по( и -1)-й происходит сравнение разрядов порядков, в такте Т сравниваИются знаки порядков.По сравнению с известным предлагаемое устройство требует меньщих ап. паратурных затрат вследствие меньшей сложности блока сравнения и отсутстВия счетчика.1 ираж ИПИ Государс по делам изо Москва, Я в е 3 1 з,Филиал ППодписнного комитета СССений и открытийРаушская наб, ц,5 город ул Проектная