Патенты с меткой «двоично-десятичное»

Номер патента: 220631

Опубликовано: 01.01.1968

Авторы: Коновалов, Коротаев, Лев

МПК: G06F 7/50

Метки: двоично-десятичное, суммирующее

...П 1 и через элемент 14 ИЛИ и один из клапанов 15 или 1 б поступает на вход счета по +1 или- 1 регистра П. Сигнал с выхода элемента задержки 9 поступает на вход схемы 21 возбуждения адресов, формирующей адрес ячейки результата.Перед появлением кода на выходе усилителей считывания 22 - 25 сигнал с выхода элемента задержки 10 гасит содержимое второго - четвертого разрядов регистра 11. Прочитанный код принимается в триггеры 2 - б регистра П через клапаны 2 б - 29 по сигналу с источника 30 сигнала приема результата. В триггер б принимается разряд переноса результата, в триггер 5 - 2 - разряды 8, 4, 2 результата в коде 8421. Первый разряд в коде результата отсутствует, так как при сложении (вычитании) четных чисел этот разряд всегда равен...

Номер патента: 256365

Опубликовано: 01.01.1969

Авторы: Громов, Панферов, Фельдман

МПК: G06F 7/38

Метки: арифметическое, двоично-десятичное, динамической, памятью, циркуляционной

...сдвигового регистра и со вторым входом динамнческоц памяти. Выход дннамической памяти соединен также с третьим входом, обеспечивая режим циркуляции информации с целью ее хранения, На третий вход сумматора подключена цепь подачи корректирующего кода с целью коррекции ре з льтата,256365 20 Предмет изобретения осгавитель И. В. ДолгушеваТехред Т. П. Курилко Корректор Г. П, Шильмаи Редактор Л. А. Утех Заказ 5174/2 Тирак 480Ц 1 ИИПИ Комитета по делам изобретений и открытий при Совете МиМосква К.35, Раушская наб., д. 4(5 Подписное тров СССР Гипотр 1 п 1 п 51, пр. Сапунова,Элементарная операция сложения содержимого двух п-разрядных регистров памяти происходит следующим образом.Все содержимое динамической памяти (исключая разряды второго...

Номер патента: 434408

Опубликовано: 30.06.1974

Авторы: Бородулин, Конюхов, Назаров, Федосеев

МПК: G06F 7/38

Метки: арифметическое, двоично-десятичное, динамической, циркуляционнойпамятью

...относится к области вь тельной техники, преимущественно к на ным электронным клавишным маши программным управлением.По основному авт, св, 256365 из арифметические устройства, использут качестве регистров памяти для хранен рандов и результатов вычислений дин скую циркуляционную память, наприме нитострикционную линию задержки, и щие в своем составе регистр сдвига, довательный двоичный сумматор и це дачи корректирующего кода. первого слагаемого посту хода 9 блока 1 на вход 14344 Составитель А. Рыбинсхрел й. Куклина орректор Е. Миронова Редактор Е. Дайч Тираж 624 Совета Минис открытий наб., л. 45Изд,1803Государственного компте по делам изобретении Москва, %-35, Раушск каз 3024/10ЦНИИ Полпнспов СССР пографпн, пр. Сапунова, 2 регистра...

Номер патента: 457084

Опубликовано: 15.01.1975

Авторы: Минаев, Панферов, Сосина, Фельдман

МПК: G06F 7/85

Метки: двоично-десятичное, последовательное, суммирующее

...РЯЗРЯЛОВ, Я Ткже 13/)Рсдос 1 ТЫВс 1/.Т сигнал, запрещающий подачу ця вход схемы И 8 единичного коля В момент приходя ця ВХОД ПОЛУСУХМЯТОРс/-13/)11//Тс/ 10.// /СРВОГО С.с 1- гаемого.Генератор од/ночного импульса служит для образования кода единицы. В данном устройстве сумма получается путем последовательного прибавления стольких единиц к одному из слагаемых, сколько их содержится в другом слагаемом.Рассмотрим работу суммирующего устройства на примере 29+ 13 = 42 /см. фиг. 2). Информация в накопителе расположена так, что первые разряды двух слагаемых расположены одно за другим, затем следуют один за другим вторые разряды слагаемых. С выхода накопителя младший разряд второго слагаемого поступает на вход второй схемы задержки на десятичный...

Номер патента: 731436

Опубликовано: 30.04.1980

Автор: Страхов

МПК: G06F 7/385

Метки: арифметическое, двоично-десятичное

...собой и являются вторым тактовымвходом устройства. Выходы блоков 9, 10анализа кодов первого и 11, 12 второго операндов на нуль соединены со входами соответствующих формирователей 27-35 счетныхи управляющих импульсов.Вторые входы формирователей счетных иуправляющих сигналов 27 - 35 являются управляющими входами, на которые подастсяпризнак операции, выполняемой устройством.Выходы блоков 9,.10 анализа кодов первого операнда на нуль соединены со входамиэлемента 13 И, выход которого. являетсявыходным сигналом конца операции устройства,5 10 15 20 25 30 35 40 45 50 551436 7 73Б основе работда двои цо-десятичного арифметнческоо устройства заложен принцип синхронного счета в декадах операнда и в декаде результата.В целях ускорения процессов...

Номер патента: 746947

Опубликовано: 23.07.1980

Авторы: Гущина, Сементовский

МПК: H03K 23/24

Метки: двоично-десятичное, пересчетное

...в режимахсоответственно сложения и вычитания, какобычный двоичный реверсивиый счетчик благодаря сложению или вычитанию, осушествляе.мому двоичным реверсивным счетчиком 1.В режиме сложении десятый импульс перево.дит устройство иэ логического состояния 1001во вспомогательное логическое состояние "1010,"при этом на оба входа дешифратора 2 поступают уровни логической "1", с выхода дешифратора 2 поступает на вход формирователя 3 сигнал установки триггера 7 в состояние логической единицы.С. инверсного выхода триггера 7 уровеньлогического "0" поступает на входы второгои третьего разрядов двоичного реверсивногосчетчика 1, устанавливая их в состояние логического "0".Одновременно уровень логической "1" спрямого выхода триггера 7 и с шины...

Номер патента: 843248

Опубликовано: 30.06.1981

Авторы: Алексеенко, Гущина, Сементовский

МПК: H03K 23/02

Метки: двоично-десятичное, пересчетноеустройство

...логического состояния 1001 во вспомо 50 55 5 1 О 15 20 25 30 35 40 45 гательное логическое состояние 1010, приэтом на все три входа дешифратора 2 посту.лают уровни логической единицы. Подобный набор сигналов на входах дешифратора2 больше не появляется ни в режиме вычитания, ни в режиме сложения, в том числеи при переходных процессах.С выхода дешифратора 2 поступает напервый вход 7 формирователя 3 сигнал установки триггера 10 в состояние логическойединицы. При этом на первом управляющемвходе триггера 10 в это время присутствуетсигнал, не мешающий установке триггера10 в состояние логической единицы.С инверсного выхода триггера 10 уровеньлогического нуля поступает через выход 2формирователя 3 на установочные входы второго и третьего...

Номер патента: 1024904

Опубликовано: 23.06.1983

Авторы: Гурьянов, Козюминский, Мищенко, Терешко

МПК: G06F 7/38

Метки: арифметико-логическое, двоично-десятичное, накапливающего, типа

...при этом каждый .элемент памяти содержит триггер и элемент задержки, вход которого подключен к входу элемента памяти, выход элемента задержки подключен к счетному входу триггера, выход которого подключен к выходу элемента памяти, выход блока коррекции каждой тетрады разрядов устройства подключен к пер" вым входам элементов ИЛИ данной тет" рады устройства, второй вход первого элемента ИЛИ данной .тетрады разрядов устройства подключен к выходу пере 1 носа из первого разряда данной тет" рады разрядов устройства, выход пер",вого элемента ИЛИ данной тетрадыразрядов устройства соединен с вхо" . дом переноса во второй разряд данСхема предлагаемого устройства 45 реализует 16 логических операций над кодами А и В, операцию, арифметичес"...