Преобразование десятичного кода в двоичный код

ОП ИСАНИЕИЗОБРЕТЕН ИяК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советски кСоциалистическиеРеспублик(5 )М. Кл. 6 06 Р 5/02 с присоединением заявки Рй Государственный камнтет(23) Приоритет ло делам нзобретеннй н открытий.325,53 (088.8) Дата опубликования описания 27.06,80(7) Заявитель Таганрогский радиотехнический институт им. В. Д. КалмыковаИзобретение относится к автоматике и вычислительной технике и может быть использовано для преобразования дробных чисел, представленных в двоичнодесятичном коде, в двоичный код.5Известен преобразователь десятичного кода в двоичный код, содержаший регистр числа, распределитель двоичных разрядов по весам блок управления, переключатель эквивалентов, запоминаюшее устройство, одноразрядный двоичный сумматор и сдвигающий регистр 11. Это устройство использует метод суммирования двоичных эквивалентов разрядов. На преобразование ве разрядов двоично-десятичного числа в двоичное число требуется )л циклов, где тичисло разрядов в тетраде двоичнсдесятичного числа.Наиболее близким к данному изобретению техническим решением является универсальный преобразователь двоичнодесятичных чисел в двоичные, содержащий регистр тетрады и переключатель эквивалентов, входы которых соединены с управляюшей шиной, выходы регистратетрады соединены со входами дешифратора, выходы переключателя эквивалентов соединены со входами блока хранениядвоичных эквивалентов десятичных чисел,одноразрядный двоичный сумматор, выходкоторого соедин н со входом регистрасдвига, выход последнего соединен совходом одноразрядного двоичного сумма. -тора ключ, формирователь двоичных эквивалентов десятичных чисел, выполненный на одноразрядных двоичных сумматорах и линии задержки, выход блока хранения двоичных эквивалентов десятичныхчисел соединен со входами линии задержки и первого одноразрядного двоичногосумматора формирователя двоичных эквивалентов десятичных чисел, выход первого одноразрядного двоичного сумматорасоединен со входом второго одноразрядного двоичного сумматора того же формирователя, выходы линии задержки и всеходноразрядных двоичных сумматоров формирователя двоичных эквивалентов деся7 42022 тичных чисел соединены со Входами ключей, вторые входы соединены с соответстВующими Выходами дешифратора, выходыключей соединены со входом одноразрядного двоичного сумматора 23,Сдееако и это устройство, использующееметод косвенного умножения рте- той преобразуемой тетрады на соответствуюецийдвоиеевей эквивалент 10, имеет низкоебыстродействие, так как для преобразовакияеоУЛ тетрад необходимо затратить времяпрямо пропорциональное числу разрядовдесятичного енолаТ-ет,где Ь - длительность тактирующего импульса;К - число разрядов двоичногоф 1эквивалента вида 10Пель предлагаемого изобретеееия -повышение быстродействия.20Зтс достигается тем, что в преоорвзователь дополнительно введены(ет - 1) формирователей двоичных чисел( 1 ч - разрядность преобразуемого десятичного числа), первые входы которых сое;динены с соответствующими выходамиблока храеееееееее двоичных эквиваееентов. есятичных чисе:е, ( 1 Е) одноразрядныхдвоичных сумматоров, первыми входамиссединенных с выходами соответствующих Зрсьормирователей двоичных эквивапееетовдесятиных чисеч;, Вторые ВхОды 1 -ыходноразрядных двоичных сумматоров=-2,3, М), второй вхот (1 ъ)-го одноразрядного двоичного сумматора соединенс выходом И-го формирователя двоичныхэквивалентов десятедеееьех чисел, вторыевходы формирователей двоичньех эквивалентов десятичных чисел соединены с соответстезуеоеееими выходами регистра числа,На чертеже представлена блок-схемапредлагаемого устройства.Устройство содержит регистр 1 числа, 45блок 2 хранения двоичных эквивалентовдесятичных чисел, формирователи 3-1,3-2 еов 3 И ДВОичных эквивйлееетов десятич-.нь 1 х чисел, одноразрядные двоичные сумматоры 4-1, 4-24- (е 1 -1) сдвигсвый регистр 5.Преобразование осуществляется путе модновременного суммирования двоичныхэквивалентод считываемых тетрад двоичнс десятичного когла и осуществляется в усоответствии сс следующим аегоритмом1=КА = ГЗТ,ЕЕгде Л - преобразоваепеое двоичное чис 2ло;9. - двоичный эквивалент вида 10;1Т - тетрада двоично-десятичного1числа.Устройство работает следующим обраВ регистр 1 числа заносятся тетрады пре: бразуемого двоично-десятичного кода. Одновременно в устройство начиееакт поступать управляющие сигееалыраспределенньее во временичисло которых определяегся числом разрядов даоиееееех экВивалентов вида 10 ". Из блока хранения двоичных эквивалентов десятичных чисел считываются одновременно 1 двоичных эквивалентов Вида 10, которые поступают на первые входы формирователей 3 двоичных эквивалентов десятичных чисел, на вторые входы которых поступаюткоды двоично- десятичных чисел, считываемых с регистра 1 числа,Двои:пые эквиваленты, снимаемые свыходом первого и второго формирователя3- 1 и 3-2 двоичных эквивалентов десятичныхчисел поступают на первые входы первого ивторого одноразрядньех двоичных сумматоров 4-1 и 4-2, На второй в. Од первого одноразрядного двоичного сумматора4-1 информация поступает с выхода второго одноразрядного двоичного сумматора 4-2. На второй вход ( 1 -1 )-гоодноразрядного двоичного сумматора 4 информация поступает с выхода 1 -того формирователя двоичных эквивалентов деся -тичных чисел,Результат суммирования всех двоичных чисел записывается с первого одноразрядного двоичного сумматора 4-1 насдвигающий регистр 5. Преобразованнаядвоичная информация снимается с еговыхода,Таким образом, процесс преобразования ддоично-десятичного числа заключается в одновременном суммировании 1двоичных эквивалентов десятичных чисел,поступающих последовательным кодом наодноразрядных двоичных сумматора 4,Время преобразованиятетрад двоично-десятичного числа в известном преоб -разователе определяется соотношениемТ=ь у ОВремя работы данного устройства определяется выражениемТ =т.ю, (2)где т, - длительность тактирукхцегоимпульса;И - число преобразуемых разрядов;7 42922 т 1 - разрядность двоичных эквивалентов десятичных чисел.Таким образом, выигрьип в быстродействии составляет И раз,формула изобретения Преобразователь десятичного кода в двоичный код, содержащий регистр числа, блок хранения двоичных эквивалентов десятичных чисел, первый выход которого соединеи с первым входом первого формирователя двоичных эквивалентов десятичных чисел, первый одноразрядный двоичный сумматор, выходом соединенный со входом сдвигового регистра, выход которого является выходом устройства, вход регистра числа является входом устройства, отлич ающийся тем, что, с целью повышения быстродействия, в него дополнительно введены ( И -1) формирователей двоичных эквивалентов десятичных чисел ( -разрядность исходного преобразуемого десятичного числа), 2 первые входы кэгорых соединены с соответствующими выходами блока хранения двоичных эквивалентов десятичных чисел (И -2) одноразрядных двоичных сумматоров, первыми входами соединенных с выходами соответствующих формирователей двоичных эквивалентов десятичных чисел, вторые входы 1 -вых одноразрядных двоичных сумматоров ( =1,2 -2) соединены с выходами-вых одноразрядных сумматоров ( ) 2,3,1-1)второй входИ -1)-го одноразрядного. двоичного сумматора соединен с выходом п-го формирователя двоичных экви валентов десятичных чисел, вторые входы формирователей двоичных эквивалентов десятичных чисел соединены с соответствующими выходами регистра числа.Источники информации принятые во внимание при экспертизе1. Авторское свидетельство СССР Мо 331382, кл, б 06 Р 5/02 1973.2. Авторское свидетельство СССР М 473178, кл. л 06 Р 5/02 1975 ( прототип). Филиал ППП Патент",г.Ужгород,ул, Проектная, 4