Преобразователь двоичного кода в двоично-десятичный

Сова Советских Соцнелнстнческнк Ресяублнк(51) МКл. 6 06 Г 5/02 с присоединением заявки Йо -Государственный комитет СССР по делам изобретений и открытий(54) ПРЕОБРАЗОВАТЕЛЕ ДВОИЧНОГО 1 ОДА В ДВОИЧНО-ДЕСЯТИЧНЫЙ Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении двоично-десятичных преобразователей.Известен преобразователь двоичного кода в двоично-десятичный, содержащий переключатель эквивалентов, первый и второй Формирователи эквивалентов, блок схем сравнения, блок выделения старшей единицы, шифратор двоично-десятичных чисел, вычислитель, элементы И и элемент задержки 1.Недостаток известного преобразователя заключается в низком быстродействии, обусловленном последова- тельным принципом обработки двоичных и десятичных разрядов и невозможностью обратного преобразования,фНаиболее близким по технической сущности к предлагаемому является преобразователь двоичного кода в двоично-десятичный, содержащий регистр двоичного числа и последова-, тельно соединенные каскады преобразования, каждый йэ. которых содержит блок выделения старшей единицы, сумматор, шифратор двоично-десятичных чисел, входы которого соединены с соответствующими выходами блока выделения старшей единицы, а выходшифратора двоично-десятичных чиселявляется десятичным выходом каскадапреобразования, информационный входблока старшего каскада преобразования соединен с выходом регистра двоичного числа 21.Недостаток этого преобразователясостоит в относительно большом сбъемеаппаратуры и невозможности обратногопреобразования.сЦелью изобретения является расширение функциональных воэможностей, 15 заключающихся в обеспечении обратного преобразования и упрощение преобразователя.Поставленная цель достигаетсяза счет того, что в преобразователе 20 двоичного кода в двоично-десятичный, содержащем регистр двоичногочисла и последовательно соединенныекаскады преобразования каждый изкоторых содержит блок выделения 25 старшей единицы, сумматор, шифратордвоично-десятичных чисел, входыкоторого соединены с соответствующими выходами блока выделения старшей единицы, а выход шифратора дво ично-десятичных чисел является десятичным выходом каскада преобразования, информационный вход блокастаршего каскада преобразования соединен с выходом регистра двоичногочисла, каждый каскад преобразованиядополнительно содержит Формирователь двоичного эквивалента,.девять элементов ИЛИ, девять схемсравнения и дешифратор двоично-десятичного кода, выходы которого соединены с первыми входами соответствующих элементов ИЛИ, вторые входыкоторых соединены с выходами блока .выделения старшей единицы, а выходысоединены со входами формирователядвоичного эквивалента, выход которого соединен с первым входом сумматора, второй вход которого соединенс первыми входами всех схем сравнения и с информационным входом каскада преобразования, выход сумматора является двоичным выходом кас Окада преобразования, управляющий входкоторого соединен с управляющими входами формирователя двоичного эквивалента и блока выделения старшейединицы, информационные входы которого соединены с выходами схем сравнения, вторые входы которых соединены с входом двоичных эквивалентов,вход дешифратора двоично-десятичного кода является десятичным входомкаскада преобразования. 30На чертеже представлена структурная схема реверсивного преобразователя двоичного кода в двоично-десятичный.Устройство содержит регистр 1 дво-,35ичного числа, старший каскад 2 преобразования, предпоследний каскад 3преобразования, схемы 4 сравнения,блок 5 выделения старшей единицы,сумматор б, формирователь 7 двоичного эквивалента, шифратор 8 двоично-десятичных числ, девять элементовИЛИ 9, дешифратор 10 двоично-десятичного кода, вход 11 двоичных эквивалентов, десятичный выход 12 стар,шего каскада преобразования, вход.13 старшего каскада преобразования,десятичный выход 14 предпоследчего каскада преобразования,вход 15 предпоследнего каскада пре-50образования, двоичный выход 16 каскада преобразования, управляющий вход17, вход 18 двоичного числа, вход19 младшего каскада преобразования.Предлагаемый преобразователь работает следующим образом,В режиме прямого преобразования двоичный код преобразуемого числа через вход 18 заносится в регистр 1.На управляющий вход 17 подается "1", что соответствует прямому преобразо ванию, С выхода регистра 1 параллельным кодом число А подается на вход сумматора б и на все первые входы девяти схем 4 сравнения, относяцихся к старшему каскаду 2 преобразования. 65 На вторые входы 11 схем 4 сравнение подается девять двоичных эквивалентов десятичных чисел вида: В = Ь"10" где Ь =1,2,,9; К - 0,1,2-номер разряда десятичного числа.С помощью схем 4 сравнения определяются те двоичные эквиваленты, для которых справедливо неравенство АЪВ, Схемы сравнения, для которых удовлетворяется это условие, вырабатывают на выходе сигналы поступающие на блок 5 выделения старшей единицы. Сигнал с выхода блока 5 поступает через первый вход соответствующего элемента ИЛИ 9 (на другие входы элементов ИЛИ подан "О" в режиме прямого преобразования) на формирователь 7 двоичного эквивалента. Восстановленный соответствующий двоичный эквивалент десятичного числа в дополнительном коде подается на вход сумматора б и вычитается из преобразуемого двоичного числа, Кроме того, сигнал с выхода блока 5 поступает на двоично-десятичный код шифратора 8, на выходе 12 которого формируется двоично-десятичный код старшей десятичной цифры. Полученный остаток разности с выхода сумматора б поступает на первый вход сумматора и девять схем сравнения следующего десятичного разряда. Процесс Формирования остатков и двоично-десятичных кодов в следующих десятичных разрядах происходит аналогично. Младшая двоичнодесятичная цифра получается непосредственно на выыодах 16 четырех младших разрядов сумматора б предпоследнего каскада 3 преобразования.В режиме обратного преобразования двоично-десятичный код подается на дешифратор 10 двоично-десятичного кода. Старший разряд подается через вход 13, а младший - через вход 19 на четыре младших разряда регистра 1. На управляющий вход 17 подается "О", который запрещает работу блока 5, в результате чего его выходы принимают нулевое значение и приводит шифратор 7 двоичных эквивалентов в режим формирования двоичных,эквивалентов в прямом коде,Младший разряд преобразуемого десятичного числа подается на первый вход сумматора 6 и складывается с двоичным эквивалентом старшего десятичного разряда, который соответствует поданному двоично-десятичному коду. Полученная схема с выхода сумматора б подается на первый вход суьЖатора следующего каскада преобразования. Далее процесс формирования двоичного числа происходит аналогично. Результат преобразования снимается с выхода 16 сумматора 6 предпоследнего каскада преобразования.Подача двоичных эквивалентов на схемы 4 сравнения выполняется практически заземлением входов схем сравнения, соответствующих "0", в пода- . ваемом коде двоичного эквивалента и подаче потенциала на входы, соответствующие "1". Разрядность схем срав нения и шифраторов двоичных эквивалентов зависит от номера десятичного разряда. Разряднбсть схем сравнения, кроме того, может быть уменьшена за счет отбрасывания младших 10 разрядов постоянно равных нулю во всех девяти двоичных эквивалентах, относящихся к одному десятичному разряду. При выбранной разрядности десятичного числа, К преобразуемое, 15 двоичное число не должно превышать 10 "-1.Технико-экономическая эффективность предлагаемого устройства определяется тем, что оно может быть использовано для преобразования целых или дробных чисел, при соответствующем включении двоичных эквивалентов.Время перевода чисел не зависит от разрядности и определяется задерж - ками на переключение логических схем,Применение предлагаемого преобразователя позволяет производить преобразование в реальном масштабе времени. Устройство является универсаль ным и может быть использовано в специализированных быстродействующих устройствах.35Формула изобретенияПреобразователь двоичного кода в двоично-десятичный, содержащий регистр двоичного числа и последовательно соединенные каскады преоб. - разования, каждый из которых содержит блок выделения старшей единицы,сумматор, шифратор двоично-десятичных чисел, входы которого соединены с соответствующими выходами блока вцделения старшей единицы, информационный вход старшего каскада преобразования соединен с выходом регистра двоичного числа, о т л и ч а ю щ и й с я тем, что, с целью расширения функциональных возможностей, заключающихся в возможности обратного преобразования и упрощения преобразования, в нем каждый каскад преобразования содержит формирователь двоичного эквивалента, девять элементов ИЛИ, девять схем сравнения и дешифратор двоижо-десятичного кода, выходы которого соединены с первыми входами соответствующих элементов ИЛИ, вторые входы которых соединены с выходами блока выделения старшей единицы, а выходы соединены со входами формирователя двоичного экви валента. выход которого соединен с первым входом сумматора, второй вход которого соединен с первыми выходами всех схем сравнения и информационным входом каскада преобразования, выход сумматора является двоичным выходом каскада преобразования, управляющий вход которого соединен с управляющими входами формирователя двоичного эквивалента и блока выделения старшей единицы, информационные входы которого соединены с выходами схем сравнения, вторые входы которых соединены с входом двоичных эквивалентов, вход дешифратора двоично-десятичного кода является десятичным входом каскада преобразования,Источники информации принятые во внимание при экспертизе1. Авторское свидетельство СССР Р 523406, кл. С 06 Г 5/02 1973.2, Авторское свидетельство СССР по заявке Р 2766118, кл,С 06 Г 5/02 19.04.79.773616 Решетни 7506/62 Тираж 75 - Под ВНИИПИ Государственного комитета ССС по делам изобретений и открытий 113035 Москва ЖРаушская наб.свое Эа 4 иал ППППатент , г. Ужгород, ул. Проектная, 4 Составитель М. Аршавск Редактор Т. Куг ыаева Техред Т.Маточка Ко е