Преобразователь двоично-десятичного кода 12222 в унитарный код

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз Советскик Соцналистическив РеспубликГосударственный комитет СССР по делам изобретений и открытий21) 2551548(18 аявк, 4 о риоритет -07,07,80. Бюл тень Ио 25 0 7.07,80убликовано 3) УД опубликованияописани 72) Авторь изобрете уравлев и Ю, В, Каба Особое конструкторское бюро вычислительно Рязанского радиотехнического институт 71) Заявитель хники 4) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНО-ДЕСЯТИЧНОГО КОДА 12222 В УНИТАРНЫЙ КОД В этом устройстве товых входов управл числу разрядов входи увеличивает число вн усложняет управление лем; преобразование бует лишний такт, чт действие устройства,Цель изобретения родействияколичество такения соответствует ого регистрат что ешних св яэ ей ипреобраз оватечетных чисел трео снижает быстрое бы- пов Из обре т ение относи тс я к вычислительной технике и автоматике и предназначено для преобразования кодов чисел, 5Известен преобразователь параллельного двоично-десятичного кода в унитарный (число-импульсный) код, содержащий регистр хранения кода, группу элементов И, элементы ИЛИ и элемент задержки )11 .Недостатком известного устройства является невысокая скорость преобразования при укороченном Формате двоично-десятичного кода 12222,15Наиболее близким к изобретению техническим решением является преобразователь двоично-десятичного кода 12222 в унитарный, содержащий входной регистр, первую и вторую группу элементов И, первый, второй, третий и четвертый элементы ИЛИ, первую и вторую схема задержки,единичные выходь 1 триггеров входного регистра соединены с первыми входами соответст вующих элементов И первой группы, вторые входы которых являются входами устройства, выходы элементов И кроме последнего первой группы соединены с :первыми входамн соответствующих эле- ЗО ментов И второй группы, выход первогоэлемента И первой группы соединен спервым входом первого элемента ИЛИ,выходт остальных элементов И первойгруппы соединены со входами второго,элемента ИЛИ,выход которого соединенсо вторым входом первого элемента ИЛИи первым входом третьего элементаИЛИ, выход первого элемента ИЛИ черезпервую схему задержки соединен со вторым входом третьего элемента ИЛИ, выход которого является выходом устройсйва, выходы элементов И второй группы соединены со входами четвертогоэлемента ИЛИ, выходом соединенногосо входом второй схемы задержки, выход которой является сигнальным выходом устройства 2),Это достигается тем, что устройство дополнительно содержит группу элементов ИЛИ, группу элементов НЕ, пятый элемент ИЛИ, единичные выходытриггеров входного регистра соединены с первыми входами соответствующихэлементов ИЛИ группы, вторые входыкоторых соединены с установочнымивходами соответствующих триггероввходного ре 1 истра и с выходами соответствующих элементов И группы, выходы элементов ИЛИ группы соединеныс первыми входами соответствующихэлементов И группы и со входами четвертого элемента ИЛИ, вторые входыэлементов И группы соединены междусобой и являются входом опроса устройства, выход .-го (х=1,2,3,4) элемента ИЛИ группы через соответствующий элемент НЕ группы соединен с третьим входом 3-го (3=2,3,4,5) элемента И группы, выходы четвертого элемента ИЛИ и второго элемента задержки соединены со входами пятого элемента ИЛИ, выход которого являетсясигнальным выходом устройства,На чертеже пердставлена структурная схема устройства,Оно содержйт входной регистр 1,состоящий из триггеров, группу элементов ИЛИ 2, группу элементов И 3,группу элементов НЕ 4, первый и второй элементы ИЛИ 5 и б, первый элемент задержки 7, третий и четвертыйэлементы ИЛИ 8 и 9, второй элементзадержки 10, пятый элемент ИЛИ 11,Устройство работает следующимобразом.Если в триггер 1, соответствующийразряду входного регистра с весом1, записана 1, то при поступлении первого импульса опроса на 40второй вход элемента И соответствуюцегб разряда на выходе преобразователя формируется одиночный импульс(выход элемента ИЛИ 8), При этом второй элемент И 3 группы по третьемувходу закрыт на время действия такто-вого импульса опроса сигналом с первого элемента НЕ 4 группы, Импульс,сформированный на выходе первого элемента И 3 обнуляет триггер 1. Еслитриггер 1 в исходном состоянии сброшен, а взведен следующий триггерс весом 2 ф, то по первому тактовому импульсу срабатывает второй элемент И 3 и сбрасывает второй триггервходного регистра, Импульсы, сформированные на выходах элементов И 3соответствующих разрядам с весом2 со второго по пятый удваиваются, так как поступают на выходнойэлемент ИЛИ 8 непосредственно с выхо- ода элемента ИЛИ б и через элементИЛИ 5 и элемент задержки 7, Если величина сдвига между импульсами опроса равйа Т, то элемент 7 должен задерживать сигнал на время 0,5 Т, б 5" Выходной код видается в виде пач ки импульсов. равномерно распределенных во времениПосле опроса последнего элемента И 3, когда входной регистр примет нулевые значения во всех разрядах, на выходе элемента ИЛИ 9 формируется сигнал конец преобразования, который через элемент задержки 10 и элемент ИЛИ 11 поступает на сигнальный выход устройства Элемент задержки 10 задерживает сигнал с выходаИЛИ 9 на время 0,5 Т, что соответствует моменту выдачи последнего импульса из пачки преобразованного кода.Такая организация устройства позволяет сократить количество управляющих тактовых шин до одной и уменьшить время преобразования четных чисел на один такт работы преобразователяФормула изобретенияПрес браз ователь дв оично-дес ятичного кода 12222 в унитарный код, содержаций входной регистр, группу элементов И, первый, второй, третий и четвертый элементы ИЛИ, первый и второй элементы задержки, выход первого элемента И группы соединен с первым входом первого элемента ИЛИ, выходы остальных элементов И группы соединены со входами второго элемента ИЛИ, выход которого соединен со вторым входом первого элемента ИЛИ и с первым входом третьего элемента ИЛИ, выход первого элемента ИЛИ через первый элемент задержки соединен со вторым входом третьего элемента ИЛИ, выход которого является выходом устройства, выход четвертого элемента ИЛИ соединен со входом второго элемента задержки, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия, он содержит группу элементов ИЛИ, группу элементов НЕ, пятый элемент ИЛИ, единичные выходы разрядов входного регистра соединены с первыми входами соответствующих элементов ИЛИ группы, вторые входы которых соединены с установочными входами соответствуюцих разрядов входного регистра и с выходами соответствующих элементов И груПпы, выходы элементов ИЛИ группы соединены с первыми входами соответствующих элементов И группы и со входами четвертого элемента ИЛИ, вторые входы элементов И группы соединены между собой и являются входом опроса устройства, выход 1-го (1=1,2,3,4) элементов ИЛЙ группы через соответствуюций элемент НЕ группы соединен с третьим входом 3 - го (3=2,3,4,5) элемента И группы, выходы четвертого элемента ИЛИ и второго элемента задержки соединены со входами пятого элемента ИЛИ, выход кото:рого является сигнальным выходом устройства. Источники информации,принятые во внимание при экспертизеСоставитель В, ЕвстигнеевКлюкина ТехредЖ, Кастелевич Шароши ректор Редак тор 751о комитета СССи открытийРаушская наб Подписи Зак/5 иал ППППатент 1, г, Ужгород, Ул, Проектная,3944/38 ТиражЦНИИПИ Государственнопо делам изобретений 1130 35, Москва, Ж,1, Авторское Р 368598, к.п С2Авт орс кое Р 549803 кл С тотип) . свидетельство СССР06 Г 5/04, 1971.свидетельство СССР06 Р 5/04, 1975 (про