Преобразователь двоичного кода в двоично-десятичный

(2Приоритет но делам нзобретеннй н отхрытнйДата опубликования описания 15.10.80(72) Авторы изобретения Е. А. Шурмухин и К, В. Королева 1) Заявитель 4) ПРЕОБРАЗОВАТЕЛЬ ДВОИоНОГО КОДА В ДВОИЧНО-ДЕСЯТИЧНЫЙ ов двоичных сумматои преобразователя 2.обраэователя состоит ратуры и низкой надежчем первая группа входров соединена с входаьНедостаток этого прев большом объеме алларости.Целью изобретения язатрат аппаратуры и пообразователя,ляется уменьшениеышение надежности пре. Изобретение относится к области автоматики и вычислительной техники и может быть использовано при построении устройств для пре.образования информации.Извесаен преобразователь двоичного кода в5 двоично десятичный, содержащий ярусы по- . следовательно соединенных сумматоров по модулю десять, причем выходы сумматоров пс модулю десять каждого яруса соединены с входами сумматоров по модулю десять соседне 1 О го яруса а выходы сумматоров по модулю десять . младшего яруса соединены с входами преобразователя 1). Недостаток известного преобразователя состоит в большом объеме оборудования и быстром 15его росте с увеличением разрядности преобразуемого кода.Наиболее близким по схемному решению и технической сущности к изобретению является преобразователь двоичного кода в двоичнодесятичный, содержащий двоичные сумма- . торы и последовательно соединенные сумматоры . по модулю десять, образующие два яруса, приЭто достигается за счет разбиения преобразователя на ряд ступеней и специальной ком. мутацией входов и выходов сумматоров. Предлагаемый преобразователь двоичного кода в двоична-десятичный, содержащий объединенные в ступень преобразования двоичные сумматоры и последовательно соединенные сумматоры по . модулю десять, образующие два яруса, причем первая группа входов двоичных сумматоров соединена с информационными входами преобразователя, дополнительно содержит элемент ИЛИ и ) и/10ступеней преобразования, где и - число разрядов двоичного кода, в каж дую из которых введен формирователь переноса, при этом выходы разрядов двоичных сум. маторов, кроме двоичного сумматора послед3 77 ней ступени, вес которых кратен 2(1, глс а - номер ступени (а = 1 -- ) ), соединены с второй группой входов двоичного сум. матора (а + 1)-ой ступени, все выходы разря. дов двоичного сумматора, за исключением двух,к-( зо-ъ старших разрядов, имеющие вес10 (М = 1 - 10), соединены с первыми входами соответствующих сумматоров по молулю десять первого яруса а-ой ступени, а лва выходаО-Ъстарших разрядов, имеюшие вес 2 1 О соединены соответственно с вторым и третьим входами сумматора по модулю десять старше. го разряда первого яруса а ой ступени, первые выходы всех сумматоров по модулю десять первого яруса каждой ступени, за исключением сумматоров по модулю десять двух старших разрядов, соединены с первыми входами соот. ветствующих сумматоров по модулю десять второго яруса, первые выходы трех сумматоров по модулю десять второго яруса а-ой ступени соединены с входами формирователя переноса соответствующей ступени, первые выходы сум. маторов по модулю десять двух старших разрядов первого яруса соединены с вторым и третьим входами сумматора по модулю десять старшего разряда второго яруса, первый выход формирователя переноса а-ой ступени соединен с входом двоичного сумматора (а (. 1)-ой сту. пени, первый и второй входы элемента ИЛИ соединены с выходами формирователя переноса и двоичного сумматора и/101-ой ступени соответственно, выход элемента ИЛИ, выходы сумоматоров по модулю десять младших разрядов обоих ярусов, а также вторые, третьи и четвер. тые выходы формирователей переноса всех ступеней являются выходами преобразователя.На фиг, 1 представлена структурная схема преобразователя двоичного кода в двоично-де. сятичный; на фиг. 2 - блок. схема формирователя переноса.Преобразователь состоит из и/10 ступеней преобразования, где л - количество разрядов преобразуемого двоичного числа. Каждая сту. пень преобразования содержит двоичные сумматоры 1, а также сумматоры по модулю десять 2 и формирователь. переноса 3, обьединенные в матричный сумматор 4, Матричный сумматор содержит семь последовательно соединенных сумматоров по модулю десять первого яруса и четыре сумматора по модулю десять второго яруса.На выходах первого яруса образуются шесть результатов суммирования, кратных 1 О, кото 1659рые поступают на вход второго яруса, и четы.ре младших разряд иоично-дссягично(о числа(2, 2, 2 з), 10 2 10, н .тупаюшиена выход преобразователя. Млалнл(й разряд дво.ичного числа 2" в преобразовании не участву.5ет. На выходах второго яруса образуются три;с-(результата суммирования, кратных 0", которые поступают на входы формирователя переноса, и четыре последующих разряда двоично О лесятичного числа ( , 2 , 2 ) 10 , 2 10з, за-г о, ЪОпоступающие на выход преобразователя, На вы.ходе формирователя переноса образуются разрялы двоично-десятичного числа (2, 2, 2 з)10", поступающие на выхол преобразователя,и перенос 2 10, поступающий на двоичныесумматоры 1 старшей ступени. Выход лвоичныхсумматоров, кратный 2 ф 10, и олин выходформирователя переноса последней ступени черезэлемент ИЛИ 5 подключены к выходам преобразователя.Формйрователь переноса 3 содержит (см.фиг.2)пять элементов И-НЕ 6 - 10, анализирующих входные сигналы, и два элемента ИЛИ.НЕ 11, 12, формирующих выходные сигналы. Причем прямые входы элементов И-НЕ являются входами формирователя переноса, выход элемента И-НЕ 6 соединен с инверсивными входами элементов И.НЕ 8, 10 и ИЛИ.НЕ 11, 12, выход элемента И.НЕ 7 соединен с инверсивными входами элементов И-НЕ 6, 9, 10 и ИЛИ-НЕ 11, выход эле.мента И-НЕ 9 соединен с вторым входом элемента ИЛИ-НЕ 12, выходы элементов И-НЕ 3, 10 и ИЛИ-НЕ 11, 12 являются выходами формирователя переноса.Преобразование двоичного кода в двоичнодесятичный осуществляется следующим образом.вВеса поступающих на вход преобразователя4 О входных разрядов можно выразить следующимсоотношением:Р= 2 10 о (1 - 10 разряды),Ро+к = 2 10 + (2 к+ 2 к ) ФО (11 - 20разряды);Рго+к = 2 10 +. (2 + 2 )1 О ++ (21 о+ (,к+э) + 2(о+(к10 о (эряды),где 1(К (10.Рассмотрим работу преобразователя при условии, что количество разрядов преобразуемого50числа и = 20.Веса 20 двоичных разрядов и разложения ихприведены в табл. 1.771659 Таблица 1 1024 = 1000 + 16 + 8 2048 = 2000 + 32 + 16 4096 = 4000 + 54 + 3248192 = 8000 + 128 + 6416384 = 16000 + 256 + 12832768 = 32000 + 512 + 256 16 32 65536 = 64000 + 1024 + 512 64 131072 = 128000 + 2048 + 1024 262144 = 256000 + 4096 + 2048 524288 = 512000 + 8192 + 4096 128 256 512 10 1.ая ступень преобразования содержит сле.дующие двоичные сумматоры: сумматор весов, равных 8 (Е 8), осуществляющий суммирование четвертого разряда двоичного кода и части разложения одиннадцатого разряда двоичного кода, имеющей вес 8; Е 16, осуществляющий суммирование пятого разряда двоичного кода, частей разложения одиннадцатого и двенадцатого разрядов двоичного кода, имеющих вес 16, и переноса из Х 8; сумматоры весов 32, 64, 128, 256,512, 1024, 2048, 4096, 8192 осуществляющие суммирование соответствующих разря.дов двоичного числа и соответствующих частей разложения разрядов. В результате суммирова. ния вновь получаются веса 8, 16, 32, 64, 128, 256, 512, 1024, 2048, 4096, 8192 и вес 16384, Числа 1024, 2048, 4096, 8192, 16384 раскладываются в соответствии с табл. 1, При этом чис. ла, кратные 10 - 1000, 2000, 4000, 8000, 45 16000, поступают на входы двоичных сумматоров второй ступени преобразования, а числа 8, 16, 32, 64, 128, 256 вновь суммируются с оанее полученными результатами. Наибольшее число, которое может получиться в результате 5 О этого суммирования, 1024. Оно раскладывается на 1000 + 16 + 8. Число 1000 поступает на вход двоичного сумматора второй ступени, а числа 16, 8 вновь суммируются с полученными ранее результатами. В результате последнего 55 суммирования получаются веса 8, 16, 32, 64,128, 256, 512, которые вместе с младшими,разрядами двоичного числа, имеющими вес 2,4,поступают на сумматоры 2 по модулю десятьпервого яруса матричного сумматора 4, Сумма.яторы по модулю десять 2; 2 осуществляют пре.образование полученных в результате двоичного суммирования весов двоичных разрядов 2,4, 8, 16, 32, 64, 128, 256, 512 в двоично.деся.тичный код. Младший разряд двоичного числа,имеющий вес 1, в преобразовании не участвует.Преобразование, осуществляется следующимобразом.На сумматор по модулю десять 21 поступают три старших разряда преобразуемого двоичного кода, а именно 512, 256, 128, На его вхо.дах могут возникнуть следующие комбинациипреобразуемых разрядов; 512, 256, 128; 512,256; 512, 128; 256, 128; 128; 256; 512,Сумматор по модулю десять 2, осуществляет преобразование поступающих на его входраздядов двоичного числа в величину, кратную10, где в - номер яруса, в котором разме.щен сумматор, Образующиеся при этом остатки имеют значения, равные весам следующихза старшим разрядов двоичного кода,ФСумматор 2, осуществляет следующие преобразования, представленные в табл. 2.771659 Габлица 2 Сочетания разрядов навходах сумматора 2,640 + 256 = 2102 а 640 Ф 128 = 2 102" 640 = 2 10 256 + 128 = 2 + 2 128 = 2 128 256 2 в 256 256128 - 128 = 2 а + 2 т + 2 т 512 Выходной сигнал сумматора по модулю десять 2 кратный 10, поступает на сумматорИпо модулю десять 2, второго яруса, а образующиеся остатки поступают на входы суммато 7, ра 2, первого яруса, На вход сумматора 2 по- ступает также последующий седьмой .разряд пре.образуемого числа. На выходе последнего сум 6матора 2 первого яруса формируются сигналы 210, 210, 210 и 2 10, которые являются выходными сигналами преобразователя.Шесть выходных сигналов сумматоров по моду-Р Таблица 3 Сочетания разрядов входах сумматора 00 + 320 2 з, 10 г 0 2 О, 10 00 + 160 = 2 800 = 2 320 + 160 = г 10 + 24160 24, 101320 = 2 ф 10 6 3 24 320 + 16 О = г 10 ф + 24. 512, 256, 128 512, 256 512, 128 256, 128 40, 320, 16040, 32040, 16020, 160 лю десять первого яруса, кратных 10, (640, 320, 160, 80, 40, 20) поступают на сумматор по модулю десять второго яруса. Преобразование на втором ярусе осуществляется аналогично преобразованию на первом ярусе. На выхо. . дах сумматоров по модулю десять второго яр 1 са формируются результаты суммирования, кра ные 10, и остатки, кратные 10. 1(Так сумматор 2, осуществляет следующиепреобразования, представленные в табл, 3.771659 10400, 800) поступают на формирователь перово.са 3, который формирует выхоиной сигнал, оавный 2 10, поступающий на вход двоичногосумматора второй ступени, и три выходныхсигнала, кратные 10 (200, 400, 800), поступающие на выход преобразователя. Таблица 4 сигналы формирователя 000 + 400 2 о,10 з + 2 г 800 200+ 200 2 о, 10 з + 2 г, 10 г 800, 40 800, 20 400, 20 400 + 200 = 2 г 10 г + 2 10 г200 = 2 102 г, 10 г 00 0: 2 з 10 г 11Выходные сигналы сумматора 2 кратные 10, поступают на входы сумматора 2 г этогоН же яруса. На вход сумматора 2 г поступает также последующий разряд с сумматора 24 пер вого яруса. На выходе последнего сумматора. о2 второго яруса формируются сигналы 2 10 2 г.10, 2 з 10 и 2 о 10, являющиеся выходными сигналами преобразователя, Три выходных сигнала сумматоров второго яруса, кратные 10, (200,Таким образом, сигнал переноса формирует.ся в том случае, если сумма весов, наступа.ющих на вход разрядов устройства, большеили равна 10 з,В формирователе 3 элемент И.НЕ 7 анализи;рует наличие первого (2 зф 10 г) и третьего(210 г) входных сигналов. При одновремен. щном присутствии этих сигналов с. выхода элемента И-НЕ 7 поступает запрещающий потенци.ал на инверсивные входы элементов И-НЕ 6,9, 10 и разрешающий потенциал на элемент,ИЛИ-НЕ 11. На выход формирователя переноса с выхода элемента ИЛИ.НЕ 11 поступаетсигнал, имеющий вес 2 о 10 .Элемент И-НЕ 6 анализирует наличие первого (2 з;10 ) и второго (2 10) входных сиг.налов. При одновременном наличии этих сигналов и отсутствии запрещающего потенциала свыхода элемента И.НЕ 7 (третий входной сиг.нал отсутствует) с выхода элемента И.НЕ 6поступает запрещающий потенциал на инверсивные входы элементов И-НЕ 8, 10 и разрешающие потенциалы на элементы ИЛИ-НЕ 11, 12,На выход формирователя. переноса с выходовэлементов ИЛИ НЕ 11, 12 поступают сигналы,имеющие вес 210 и 2. 10 . Работа формирователя переноса характеризуется табл. 4,При наличии только первого разряда вход.ного сигнала (2 10 ) с выходов элементовИ-НЕ 6, 7 поступают разрешающие потенциалына инверсивные входы элемента И-НЕ 10. Навыход формирователя переноса с выхода элемента И-НЕ 10 поступает сигнал, имеющийвес 2 з, 10 г. При наличии только второго вход.ного сигнала (2 г 10 ) на инверсивный входэлемента И-НЕ 8 с выхода элемента И.НЕ 6поступает разрешающий потенциал. С выходаэлемента И-НЕ 8 на выход формирователя переноса поступает сигнал, имеющий вес 210,При наличии только третьего входного сигнала(210 ) на инверсивный вход элемента И-НЕ9 поступает разрешающий потенциал с выходаэлемента И.НЕ 7, Сигнал, имеющий вес 2 10 г,с выхода элемента И-НЕ 9 поступает на входэлемента ИЛИ-НЕ 12, а с его выхода на выходформирователя переноса,При одновременном наличии второго (210 ) и третьего (2 10) входных сигналоввыходные сигналы, имеющие вес 2 гф 10 г и2 г 10 формируются аналогично рассмотренным вышеслучаям наличия только одного вто.рого или одного третьего входного сигнала.При одновременном наличии всех трех входных сигналов запрещающий потенциал с элемен. та И-НЕ 7 поступает на инверсивные входы элементов И-НЕ 6, 9, 10. Разрешающий потенци. ал с выхода элемента И-НЕ 7 поступает на вход элемента ИЛИ.НЕ 11, а разрешающий потенциал 5 с выхода элемента И НЕ 6 - на инверсивный вход элемента И-НЕ 8. На выход формирователя переноса поступают сигналы с выходов элементов ИЛИ.НЕ 11 и И.НЕ 8, имеющие вес 2 О 10 и 2 10 соответственно. 10Вторая ступень преобразования осуществляет двоичное суммирование частей разложения разрядов преобразуемого двоичного числа, кратных 10, и результатов суммирования первой ступени, кратных 10. Она содержит двоичные сумматоры 15 для сложенияследующих величин: 1 тыс, 2, 4, 8, 16, 32, 64, 128, 256, 512 тыс. Наибольшее чис.ло, которое может получиться в результате суммирования, равно 1024 тыс. Оно раскладывается на 1024 тыс,1 млн, + 16 тыс, + 8 тыс. 20 Число 1 млн. поступает на элемент ИЛИ 5, а числа 16 тыс 8 тыс. суммируются с полученными ранее результатами суммирования, В результате этого суммирования получаются веса 1 тыс., 2, 8, 16, 32, 64, 128, 256, 512 тыс., ко 25 торые поступают на матричный сумматор 4 второй ступени, осуществляющий преобразование весов двоичных разрядов в двоично.десятичный код.Преобразование аналогично описанному для З 0 первой ступени, только веса преобразуемых разрядов увеличиваются в 10 раз (512, 256, 12 128 тыс. вместо 512, 256, 128 соответственно).На выходе матричного сумматора 4 второй ступени формируются сигналы (2, 2, 2 ) 103 (20 21 22) 104 (20 21 22)15В преобразователе-прототипе для и = 30 необходимо " = 9 ярусов преобразова 3ния, содержащих (и) + (и - 6) + (и - 9) + + (и - 12) + (и) + (и - 18) + (и - 21) + +ф(и - 24) + (и) = 135 сумматоров по моду. лю десять.В предлагаемом преобразователе для и=30 необходимо три ступени преобразования содер45 жащие 45 четырехраэрядных двоичных сумма. торов и 12 х 3 = 36 сумматоров по модулю десять, Так как десятичный:сумматорна микросхемах серии 133 содержит 2,5 корпуса, а дво. ичный четырехразрядный сумматор - 1 корпус, предлагаемый преобразователь позволяет сни-550 зить аппаратурные затраты нриблиэительно в 2,5 раза.Формула изобретенияПреобразователь двоичного кода в двоично55 десятичный, содержащий объединенные в сту пень преобразования двоичные сумматоры и последовательно соединенные сумматоры по мо. дулю десять, образующие два яруса, причем первая группа входов двоичных сумматоров соединена с информационными входами преобраэова. тели, о т л и ч а ю щ и й с я тем, что, с целью уменьшения затрат аппаратуры, он содержит элемент ИЛИ и и/10 ступеней преоб. разования, где и - число разрядов двоичного кода, в .каждую из которых введен формирова. тель переноса, причем выходы разрядов двоичных сумматоров, кроме двоичного сумматора последней ступени, вес которых кратен 2" 10 где а - номер ступени, а = 1- , соединеины с второй группой входов двоичного сумматора (а+1)-ой ступени, все выходы разрядов двоичного сумматора, за исключением двух стар. ших разрядов, имеющие вес 2 10 о( = = 1 - 10), соединены с первыми входами соответ.ствующих сумматоров по модулю десять первого яруса а-ой ступени, а два выхода старших разряК Эс-Ьдов, имеющие вес 2 10, соединены соответствен. но с вторым и третьим входами сумматора по мо.лулю десять старшего разряда первого яруса а.ой ступени, первые выходы всех сумматоров по модулю десять первого яруса каждой ступени, за исключением сумматоров по модулю десять двух старших разрядов, соединены с первыми входами соответствующих сумматоров по мо. дулю десять второго яруса, первые выходы трех сумматоров по модулю десять второго яруса а.ой ступени соединены с входами формирователя переноса соответствующей ступени, первые выходы сумматоров по модулю десять двух старших разрядов первого яруса соединены со. ответственно с вторым и третьим входами сумматора по модулю десять старшего разряда второго яруса, первый выход формирователя переноса а-ой ступени соединен с входом двоичного сумматора (а+1) ой ступейи, первый и второй входы элемента ИЛИ соединены с вы ходами формирователя переноса и довичного сумматора 1 Д.1.ой ступени соответственно, вы ход элемента ИЛИ и выходы сумматоров по модулю десять младших разрядов обоих яру. сов, а также вторые, третьи и четвертые выходы формирователей переноса всех ступеней яв.ляются выходами преобразователя.Источники информации,принятые во внимание при экспертизе1. Патент США У 3638002, кл, 235-155,опублик. 1975.2, Заявка И 2505621/18-24, кл, 5 06 Е 5/02,1977,по которой принято положительное реше.ние.771659 Редактор Т. Юрчикова Филиал ППП "Патент", г. Ужгород ул, Проектная, 4 Составитель М. АршавскийТехред Т, Маточка Заказ 6699/61 Тираж 751ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д, 45 Корректор М ,ИарошиПодписное