Преобразователь кода из системы остаточных классов в позиционный код

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советскик Социалистических Республик(22) Заявлено 310378 (21) 2596738/18-24с присоединением заявки Мо(23) ПриоритетОпубликовано 300680. Бюллетень Мо 24Дата опубликования описания 3006.80 51 М Кг С 06 Р 5/02 Государствеииый комитет СССР по делам изобретений и открытий(54) ПРЕОБРАЗОВАТЕЛЬ КОДА ИЗ СИСТЕМЫ ОСТАТОЧНЫХ КЛАССОВ В ПОЗИЦИОННЫЙ КОДИзобретениеотносится к вычислительной технике и предназначено для преобразования кодов, заданных в системе остаточных классов (СОК), в 5 позиционный код.Известно устройство для кодирования комплексных чисел на цифровых вычислительных машинах и способ для кодирования комплексных чисел (1.Недостатком способа является то, что введение только лишь комплексных оснований уменьшает диапазон представимых в ЦВМ комплексных чисел, а также невозможность осуществлять преобразование комплексных чисел из системы остаточных классов в позиционный код.Наиболее близким к предлагаемому является преобразователь кода из системы остаточных классов в позиционный код, содержащий входной регистр для запоминания остатков числа А по соответствующим модулям; устройство для хранения констант по каждому модулю, состоящее из долговременных запоминающих устройств для каждого модуля; пирамиду из сумматоров, объединенных в группы по каждому модулю и предназначенных для 30 суммирования каждых двух входных остатков, представленных в двоичном коде, по соответствующему основанию; двоичные сумматоры для суммирования двух входных чисел, представленных в двоичном коде, по основанию, Формирователи переносов, анализатор величины модульной суммы, элементы И, элемент ИЛИ, выходной регистр (2)Работа известного преобразователя осуществляется следующим образом.Код числа А, для которого необходимо выработать полиадическое представление или ранг, принимается на входной регистр. Выходные сигналы входного регистра подаются на входы устройства для хранения констант, Адресом для обращения в таблицу констант служит .двоичный код остатка, записан" ный на входном регистре по соответствующему основанию.Двоичные коды остатков с выходов запоминающих устройств поступают на сумматоры по соответствующим модулям.Сигналы переполнения с сумматоров поступают на входы двоичных сумматоров. На входы этих двоичных сумматоров поступают также сигналы с выходов формирователей переносов,ЖЙЬж -".". +,=-, - "+; ;ы А:- - кбйц иют:, .; -744549 Таким образом, на выходах сумматоров вырабатываются (х., х) двоичные коды цифр полиадического представления числа и, который записывается в выходной регистр, Младшая цифра преобразованного числа А вырабатывает ся на выходе таблицы констант и записывается так же в выходной регистр, а. также на формирователь переноса. Сигнал переполнения с выхода формирователя переноса поступает на входы формирователей переноса и сумматора следующей группы сумматоров. двоичный код с выхода сумматора поступает на вход Формирователя перенос.а и сумматора следующей группы сумматоров и т.д. На вход анализатора по-, 15 ступает двоичный код с выхода сумматора. На выходе анализатора вчрабатываются управляющие сигналы ( у и у ), которые подаются ва входы элементов И, На вторые входы эле) ментов И поступает двоичный код числа с выхода двоичного сумматора, на вторые"нходы элементов И поступает двоичный код числа с выхода двоичногб сумматора. С выходов элементов И сигналы поступают на входы элемента ИЛИ, который выдает двоичнйй код ранга входного числа И .Недостаток данного преобразователя - отсутствие возможности поеобразования комплексных чисел иэ системы остаточных классов (СОК) в позиционный код.Цель предлагаемого изобоетения расширение Функциональных возможностей за счет воэможности преобразования комплексных чисел.поставленная цель достигается тем, что преобразователь кода иэ системы остаточных классов в позиционный код, содержащий группу регист ров остатков числапо комплексным основаниям, сумматоры модульной суммы, блок хранения базисных чисел и выходной регистр, действительной частичисла, содержит группу Регистров остатков числа по комплексно-сопряженным основаниям, сумматоры модульной разности по числу оснований числа всистеме остаточных классон, сумматоры модульного произведения действительной части комплексных оснований, сумматоры модульного произведения мнимой части, сумматоры составного произведения действительной части, сумматоры составного произведения мнимой части по числу оснований в систе ме остаточных классов, сумматор позиционного кода действительной части, сумматор позиционного кода мнимой части, блок хранения обратных базисных чисел и блок"храненияобратййх коэФфи-щциентон, содержащие долговременные запоминающие узлы по числу основанийсистемы в остаточных классах, выходнойрегистр мнимой части,. причемгруппа входов регистров груйпы регистров остатков числа по комплексным основаниям является первой группой входов преобразователя, группа входов регистров группы регистров остатков числа по комплексно-сопряженным основаниям являются второй группой входов преобразователя, выходы выходного регистра действительной части являются первой группой выходов преобразователя, выходы выходного регистра мнимой части являются второй группой выходов преобразователя, выходы каждого регистра группы регистров остатков числа по комплексным основаниям и каждого регистра группы регистров остатков числа по комплексно-сопряженным основаниям подсоединены соответственно к первому и второму входам соответствующего сумматора модульной суммы и соответствующего сумматора модульной разности по данному основанию, выход каждого сумматора модульной суммы подключен к первому входу соответствующего сумматора модульного произведения действительной части, второй вход которого подсоединен к выходу соответствующего долговременного запоминающего узла блока хранения обратных базовых чисел, выход каждого сумматора модульной разности подключен к первому входу соответстнующего сумматора модульного произведения мнимой части, второй вход которого подсоединен к выходу соответствующего долговременного запоминающего узла блока хранения обратных коэффициентон,выход каждого сумматора модульного произведения действительной части подключен к первому входу соответствующего сумматора составного произведения цействительной части, второй вход которого подсоединен к выходу соответствующего долговременного запоминающего узла блока хранения базисных чисел, выход каждого сумматора модульного произведения мнимой части подсоединен к первому нходу соответствующего сумматора составного произведения мнимой части, второй вход которого подсоединен к выходу соответствующего долговременного запоминающего узла блока хранения базисных чисел, выходы сумматоров составных произведений действительной части связаны с соответствующими входами сумматора позиционного кодадействительной части, выход которого подключен ко входу выходного регистра действительной части, выходы сумматоров составных произведений мнимой части подсоединены к соответстнующим входам сумматора позиционного кода мнимой части, выход которого связан со входом выходного регистра мнимой части.На чертеже изображена схема предлагаемого устрбиства:Устройство содержит группу входных регистров 1 остатков числа поформула изобретения комплексным основаниям, группы вход-,ных регистров 2 остатков числа покомплексно-сопряженным основаниям,группы сумматоров 3 действительнойчасти, соответствующие каждому модулю оснований, содержащие сумматоры4 модульной суммы, сумматоры 5 модульного произведения действительнойчасти, сумматоры б составного произведения действительной части; сумматор 7 позиционного кода действительОной части, выходной регистр 8 действительной части, блоки 9 сумматоровмнимой части, соответствующие каждому модулю оснований, содержащиесумматоры 10 модульной разности,сумматоры 11 модульного произведениямнимой части, сумматоры 12 составногопроизведения мнимой частН, сумматор13 позиционного кода мнимой части,"выходной регистр 14 мнимой части;блок 15 хранения базисных чисел,блок 16 хранения обратных базисныхчисел, блок 17 хранения обратных коэффициентов, выполненные на односторонних долговременных запоминающихустройствах 18 для каждого модуля. 25Устройство работает следующимобразом.Комплексное число Е,представленное в СОК своими остатками (а 1, ,а)по комплексным основаниям (РРр) 30поступает на группу входных регистров 1, а также, представленное своимиостатками (Ь 1 Ь) по комплексносопряженным основаниям (Р 1, , Р)на группу входных регистров 2. Двоич,ные кода остатков числа с выходовгрупп входных регистров 1,2 поступают на соответствующие входы сумматоров 4 модульной суммы и на соответствующие входу сумматоров 10 модульной разности.Выходные сигналы сумматоров 4 идвоичные кодыс выходов блока 16 хранения обратных базисных чисел поступают на входы сумматоров 5 модульного произведения действительнойчасти. Выходные сигналы сумматоров 5и двоичные коды с выходов блока 15хранения базисных чисел поступаютна входы сумматоров б составногопроизведения действительной части, 50Выходные сигналы сумматоров б поступают на входы сумматора 7 позиционного кода действительной части.На выходах сумматора 7 вырабатывается двоичный код действительной 55части комплексного числа Е, которыйзаписывается в,выходной регистр 8Выходные сигналы сумматоров 10 идвоичные коды с выходов блока 17хранения обратных коэффициентов 0поступают на входы сумматоров 11модульного произведения мнимой части,Выходные сигналы сумматоров 11 идвоичные коды с выходов блока 15хранения базисных чисел поступают на у входы сумматоров 12 составного произведения мнимой части,Выходные сигналы сумматоров 12 поступают на входы сумматоров 13 позиционного кода мнимой части, На выходах сумматора 13 вырабатывается- двоичный код мнимой части комплексного числа, который записывается в выходной регистр 14.Технико-экономический эффект от использования изобретения заключается в том, что оно позволяет упростить обработку комплексных чисел на ЦВИ, что является важным, так как рещение очень многих задач электротехники, аэро- и гидродинамики и т,д, принципиально связано с методами Функций комплексного переменного.В устройстве комплексное число представлено по попарно-сопряженным комплексным основаниям, Это позволяет обрабатывать в ЦВИ комплексные числа, расположенные на комплекснойплоскости в квадрате, стороны которого равны корню квадратному из нормы основания и параллельны осям координат на комплексной плоскости, что увеличивает диапазон обрабатываемых в ЦВИ комплексных чисел.В устройстве. комплексное число может быть представлено в СОК в виде отдельного вычета по каждому основанию, что является чрезвычайно важным и удобным, так как не выделенаотдельно действительная и мнимаячасть комплексного числа. Это поэволяет осуществлять перевод комплексного числа из СОК в позиционный код беэ обращения к специальным поднрограммам, следовательно увеличиваетсяпроизводительность ЦВМ в два раза;снижается сложность алгоритмов обработки комплексных чисел; снижаетсявероятность появления ошибок припроведении вычислений на ЦВМ. Преобразователь кода из системы остаточных классов в позиционный код, содержащий группу регистров остатков числа по комплексным основаниям, сумматоры модульной суммы, блок хранения базисных чисел и выходной регистр действительной части числа, о т л ич а ю щ и й с я тем, что, с целью;у расширения Функциональных возможностей преобразователя за счет воэможности преобразования комплексных чисел, он содержит группу регистров остатков числа по комплексно-сопряженным основаниям, сумматоры модульной разности. по числу оснований числа в системе остаточных классов, сумматоры модульного произведения действительной части комплексных оснований, сумматоры модульного произведениямнимой части, сумматоры составного пРоизведения действительной части, сумматоры составного произведения мнимой части по числу оснований в системе остаточных классов, сумматор позиционного кода действительной 5 "части, сумматор, позиционногокодамнимой части, блок хранения обратных базисных чисел и блок хранения обратных коэффициентов, содержа- щие долговременные запоминающиеОузлы по числу оснований системы в остаточных классах, выходной регистр мнимой части, причем группа входов регистров группы регистров остатков числа по комплексным основаниям являются первой группой входов преобрйзовьтбля"," группа входов регисгров группы регистров остатков числа по кОмплексно-сопряженным основаниям являются второй группой входов преобразователя, выходы выходного ре гистра действительнойчасти являются первой группой выходов преобразователя, выходы выходного регистра мнимой части являются второй группой выходов преобразователи, выходы каждо го регистра группы регистров остатков числа по комплексным основаниям и каждого регистра группы регистров остатков числа по комплексно-сопряженным основаниям подсоединены соот ветственно к первому и второму входам соответствующего сумматора модульной суммы и соответствующего сумматора модульной разности по данному основанию; выход каждого сумма- З тора модульной суммы подключен к первомувходу соответствующего суммато" ра модульного произведения действительной части, второй вход которого подсоединен к выходу соответствующего долговременного запоминающего узла блока хранения обратных базовых чисел, выход каждого сумматора модульной разности подключен к первомувходу соответствующего сумматорамодульного произведения мнчмой части,второй вход которого подсоединен квыходу соответствующего долговременного запоминающего узла блока хранения обратных коэффициентов, выходкаждого сумматора модульного произведения действительной части подключен к первому входу соответствующегосумматора составного произведениядействительной части, второй входкоторого подсоединен к выходу соответствующего долговременного запоминающего узла блока хранения базисныхчисел, выход каждого сумматора мо"дульного проиэведения мнимой частиподсоединен к первому входу соответствующего сумматора составного произведения мнимой части, второй вход которого подсоединен к выходу соответствующего долговременного запоминающего узла блока хранения базисных чисел,выходы сумматоров составных произведений действительной части связаныс соответствующими входами сумматорапозиционного кода действительной части, выход которого подключен ко входу выходного регистра,цействительнойчасти, выходы сумматоров составныхпроизведений мнимой части подсоединены к соответствующим входам сумматора позиционного кода мнимой части,выход которого связан со входом выходного регистра мнимой части. Источники информации,принятые во внимание при экспертизе1, Заявка ФГ М 1549376,кл, 6 06 Р 5/02, 1973.2. Авторское свидетельство СССпР 328448, кл, С 06 Г 5/92, 1972744549 Составитель В. СубботинРедактор М. Недолуженко Техред О.Андрейко Корректор В,Синицк аказ 3792/11ЦН писно 30а ВЕЕ ЕМФ Ю ат ВВ Ва Е т ЕщтВШВФШ Еилиал ПППфПатент ф, г.ужгород, ул.Проектная,4 У Тираж 751 ИПИ Государственного по делам изобретений Москва, Ж, Раушкомии откая Пта СССРытийб., д.