Преобразователь кодов

(51)М. Кл.з 6 06 Г 5/02 с присоединением заявки М осударственный комитет СССР по делам изобретений и открытий(53) УДК 681. 325. .66 (088.8) Дата опубликования описания 20. 09. 80(54) ПРЕОБРАЗОВАТЕЛЬ КОДОВ 1Изобретение относится к областивычислительной техники и может бытьиспользовано в устройствах ннода-вывода и преобразования информации.Известен преобразователь кодов издвоичной системы в двоично-десятичную 11, .содержащий н каждой тетраде четырехразрядный триггерный регистр сдвига и корректирующий блок,состоящий иэ тринадцати комбинационных логических элементов, Это устройство реализует алгоритм преобразования, заключающийся в сдвигевходного кода на один разряд по каж.дому такту преобразования и коррекции полученного в результате сднигадвоично-десятичного кода.Известный преобразователь требуетдля своей реализации большое количчество оборудования и не обеспечивает воэможности преобразования последовательного кода Грея в двоично-десятичный код "8, 4, 2, 1".Цель изобретения заключается вуменьшении количества оборудованияи обеспечении воэможности преобразования последовательного кода Грея вдвоично-десятичный код,Дель достигается тем, что в каждой тетраде шина установки режима преобразования соединена с вторымвходом первого триггера и С первымвходом первого двухвходового элемен-.та И-НЕ, выход. которого подключен к 5 четвертому входу первого триггера.Прямой нход тетрады связан с пятымвходом, а инверсивный вход - с третьим входом первого триггера. Шинасинхронизации подсоединена к синхро низирующим входам первого, второго,третьего и четвертого триггеров, ашина логической единицы - к вторымвходам второго, третьего и четвертоготриггеров. Прямой выход первого триг гера соединен с его первым входом,с пятым входом нторого триггера и свторым входом перного двухнходовогоэлемента И-НЕ, а инверсивный выходпервого триггера - с третьим входом20 второго триггера и с первыми входамипервого и второго трехвходовых элементов И-НЕ и четвертого двухвходового элемента И-НЕ. Прямой выход нторого триггера подключен к пятому нмо цу третьего триггера и к второму входу второго трехвходовогоэлемента И-НЕ, а инверсивный выход второго триггера - к третьему входу третьего триггера и 30 к второму входу первого трех10 15 40 входового элемента И-НЕ.Прямой выходтретьего триггера связан с пятым вхо"дом четвертого триггера и с третьимивходами первого и второго трехвходовых элементов И-НЕ, а инверсивныйваиод третьего триггера - с третьим входом четвертого триггера и спервым входом второго двухвходовогоэлемента И-НЕ, Прямой и инверсивный выходы четвертого триггера, являющиеся прямым и инверсивным выходами тетрады, подсоединены соответственно к вторым входам четвертого и второго двухвходовых элементов И-НЕ, Выходы первого трехвходового элемента И-НЕ и второго двухвходового элемента И-НЕ подсоединены к входам третьего двухвходового элемента И-НЕ, выход которогосвязан непосредственно с четвертымвходом и через первый элемент НЕ спервым входом второго триггера. Выходы второго трехвходового элемента И-НЕ и четвертого двухвходового элемента И-НЕ подключены к входам пятого двухвходового элементаИ-НЕ, выход которого .подсоединеннепосредственно к первому входу ичерез второй элемент НЕ к четвертому входу третьего триггера. Выходтретьего трехвходового элементаИ-НЕ, подсоединенного входами к выходам первого трехвходового элемента И-НЕ и второго и четвертого двухвходовых элементов И-НЕ, связан непосредственно с четвертым входом ичерез третий элемент НЕ с первымвходом четвертого триггера. Выходытретьего двухвходового элемента И-НЕи первого элемента НЕ являются также инверсивным и прямым выходами переноса данной тетрады. Каждый разрядный триггер, на основе которых выполнен регистр сцвига построен из пяти элементов И-НЕ и элемента И-ИЛИ-НЕ. Первый вход триггера соединен с первым входом первого элемента И, входящего в состав элемента И-ИЛИ-НЕ, второй вход триггера соединен с вторым входом, а третий вход - с третьим входом этого же эЛемента. Четвертый вход триггера подключен к первому входу второго элемента И, входящего в состав элемента И-ИЛИ-НЕ, пятый вход триггера подключен к второму, а логическая единица - к третьему входу этого же элемента. Выход элемента И-ИЛИ-НЕ подсоединен к первомувходу первого элемента И-НЕ И к втооаму входу пятого элемента И-НЕ.Синхронизирующий вход триггера связан с вторым входом первого элемента И-НЕ и с первым входом третьего элемента И-НЕ, выход которого соединен с третьим входом первого эле. мента И-НЕ, вторым входом четвертого элемента И-НЕ и первым входом 20 25 ЗО 35 45 50 55 бО б 5 пятого элемента И-НЕ, Выход пятогоэлемента И-НЕ подключен к второмувходу третьего элемента И-НЕ, Выходпервого элемента И-НЕ связан с четвертыми входами первого и второгоэлементов И, входящих в состав элемента И-ИЛИ-НЕ, и с вторым входомвторого элемента И-НЕ, выход которого, являющийся инверсивным выходом триггера, подсоединен к первому входу четвертого элемента И-НЕ.Выход четвертого элемента И-НЕ является прямым выходом триггера исоединен с третьим входом второгоэлемента И-НЕ. Первый вход второго элемента И-НЕ и третий вход четвертого элемента И-НЕ являются соответственно входами установки триггера в нуль и установки триггера вединицу. На фиг. 1 представлена функциональная схема одной тетрады преобразователя кодов; на фиг. 2 - функциональная схема триггера, используемого в преобразователе.Тетрада преобразователя кодов содержит четырехразрядный .регистр сдвига 1 и корректирующий блок 2. РегистрСдвига включает в себя первый 3, второй .4, третий 5 и четвертый б разрядные триггеры, каждый из которыхимеет первый 7, второй 8, третий 9,четвертый 10, пятый 11 входы и вход12 синхронизации. Корректирующийблок состоит из трехвходовых элементов И-НЕ 13-15, двухвходовых элементов И-НЕ 16-20 и элементов НЕ 21-23.Входы 24 и 25 являются прямым и инверсивным входами тетрады, шина 26шиной установки режима преобразования, а шина 27 - шиной логическойединицы. Выходы 28 и 29 представляютсобой прямой и инверсивный выходытетрады, а выходы 30 и 31 - выходыпереноса,Разрядный триггер (фиг. 2) содержит элемент И-ИЛИ-НЕ 32, в которыйвходят элементы И 33 и 34, трехвходовые логические элементы И-НЕ 35-37и двухвходовые элементы И-НЕ 38 и 39.Входы 40 и 41 являются входами установки триггера в ноль и в единицусоответственно.При подаче, например, на входы 7и 10 триггера сигналов, соответствующих прямому и инвертированному значению одной логической переменнойна входы 9 и 11 сигналов, соответствующих инвертированному и прямомузначению другой логической переменной, и при наличии на входе 8 сигнала логической единицы триггер посинхроимпульсу, поступающему навход 12, устанавливается в состояние, соответствующее сумме по модулю два значений обеих логическихпеременных.При наличии на вхоДе 8 сигнала,соответствующего логическому нулю, 763885а на входах,10 и 11 сигналов, соответствующих логической единице, чтоозначает равенство единице первой иравенство нулю второй логическихпеременных, триггер выполняет функцию элемента задержки входной переменной на один такт,Устройство работает следующимобразом.Обратная связь с прямого выходатриггера 3 непосредственно на еговход 7 и через управляемый по второму входу сигналом установки режима преобразования Р, элемент И-НЕ16 на вход 10 этого триггера.обеспечивает при значении РК, соответствующем логической единице, сло- .жение по модулю два значения, соответствующего состоянию триггерав момент времени й, со значениемвходного сигнала х на входе 11Ктриггера в тот же момент времениТаким образом, при наличии сигнала,соответствующего логической единице, на шине 26 и, следовательно, навходе элемента И-НЕ 16, а также навходе 8 .триггера 3 тетрада преобразователя осуществляет сдвиг и коррекцию двоично-десятичного кода тетрады по тактовым синхроимпульсам, атриггер 3 одновременно с этим выполняет операцию сложения по модулю 30два значений входных сигналов ХКи сигналов 0 на выходе триггера 3.Так как переносы х следующуютетраду представляют собой позици-онный двоичный код, то такой алгоритм работы триггера 3 необходимтолько в младшей тетраде при преобразовании последовательного кодаГрея в двоично-десятичный код. Следовательно, при таком преобразовании 40на шину 26 младшей тетрады преобразователя должен быть подан сигнал,соответствующий логической единице,а на эти же шины всех последующихтетрад преобразователя должен быть 45подан сигнал, соответствующий логическому нулю, т.е. Я = 1, а Р, = О,где к = 2, 3, 4,.. При преобразовании в двоично-десятичный код позиционного двоичного кода необходиъ50мо, чтобы Ч = 0 для всех к = 1, 2,3, 4,Пусть подлежащая преобразованию в двоично-десятичный код "8, 4, 2, 1" комбинация кода Грея следующая:10110111, что соответствует двоичнопозиционному коду 11011010. Десятичным эквивалентом этого кОда является число 218, двоично-десятичное представление которого 0010, 0001, 60 1000Исходное сотояние преобразователя следующее:Е = 0; б;, : 1, Р: 1;О, 65 где О - состояние триггера 1.,3ь = 3, 4, 5, б - позиция триггера в тетрадесогласно обозначениям на фиг.1,1, 2, 3, - номер тетрадыпреобразователя.Таким образом, на входы 7 триггеров 3.) воздействуют сигналы, соответствующие логическому нулю, на вход 8 триггера 3.1 воздействует сигнал, соответствующий логической единице, а на входы 8 триггеров 3 всех последующих тетрад воздействуют сигналы,.соответствующие логическому нулю, На вход 9 триггера3.1 воздействует сигнал, соответствующий логическому нулю, а на входы 9 триггеров 3 всех последующих тетрад воздействуют сигналы, соответствующие логической единице. Аналогично можно установить, что навходах 10 триггеров 3.) присутствуют сигналы единицы, на входе 11 триггера 3.1 - сигнал единицы, на входах 11 триггеров 3 остальных тетрад - сигналы нуля, на входах 7 и 11 триггеров 4,) ,5.) , б, - сигналы нуля, а на входах 8, 9, 10 этих триггеров - сигналы единицы. При таком начальном состоянии преобразователя и в случае продвижения преобразуемого кода старшими разрядами вперед при поступлении первого тактового синхроимпульса младшая тетрада переходит в состояние 0001, а состояния остальных тетрад не изменяются.Так как после этого0,1 = 104, 1 О 5,1 Об,1 043 ЯО,:0= 2, 3, 4);Р, = 1; Ю, = Р == О;1 2 Ьто на входах 7, 8 и 9 триггера 3.1 присутствует сигнал единицы, на входах 10 и 11 триггера 3.1 - сигнал нуля, на вход 9 триггера 41 воздействует сигнал логического нуля, на.вход 11 этого триггера - сигнал логической единицы, на входах 7-11 остальных триггеров значения сигналов не изменяются. Следовательно, после второго синхроимпульса младшая тетрада преобразователя установлена в состояние 0011, а состояния тетрад не изменяются.Происходящее в результате изменения состояний разрядных триггеров изменение сигналов на их входах приводит к тому, что после третьего синхроимпульса тетрады преобразователя устанавливаются в состояние 0000, 0000,0110, после четвертого - 0000, 0001, 0011, после пятого - 0000, 0010, 0111, после шестого, 0101, 0100, после седьмого - 0001, ОООО, 1001, и, наконец, после восьмого синхроимпульса в регистресдвига хранится код 0010, 0001, 1000, Что является двоично-десятичным представлением числа 218.При преобразовании позиционного двоичного кода в двоично-десятичный код устройство работает аналогично, однако при этом необходимо исключить операцию сложения по модулю два значения кода, хранящегося в младшем разрядном триггере младшей тетрады преобразователя, с очередным значением разряда кода на входе преобразователя. Для этого на шине 26 установки режима преобразования должен быть установлен сигнал, соответствующий логическому нулю,Преобразователь кода, выполненный согласно изобретению требует для своей реализации четыре разрядных триггера и одиннадцать логических элементов на каждую тетраду, т,е. на два логических элемента меньше, чем известное устройство, и позволяет производить преобразование в двоично-десятичный код не только позиционного кода, но и кода Грея,При преобразовании кода Грея происходит повышение быстродействия устройства за счет совмещения преобразования кода Грея в позиционный двоичный код с преобразованием последнего в двоично-десятичный код.Формула изобретения1. Преобразователь кодов, содержащий в каждой тетраде четырехразрядный триггерный регистр сдвига и корректирующий блок, выполненный на комбинационных логических элементах, о т л и ч а ю щ и й с я тем, что, с целью уменьшения количества оборудования и обеспечения возможности преобразования последовательного кода Грея в двоично-десятичный код, шина установки режима преобразования со.единена с вторым входом первого триггера и с первым входом первого двухвходового элемента И-НЕ, выход которого подключен к четвертому входу первого триггера, прямой вход тетрады связан с пятым входом, а инверсивный вход - с третьим входом первого триггера, шина синхронизации подсоединена к синхронизирующим входам первого, второго, третьего и четвертого триггеров, а шина логической единицы - к вторым входам второго, третьего и четвертого триггеров, прямой выход первого триггера соединен с его первым входом, с пятым входом второго триггера и с вторым входом первого двухвходового элемента И-НЕ, а инверсивный выход первого триггера - с третьим входом второго триггера и с первыми входами первого и второго трехвходовых элементов И-НЕ и четвертого двухвходового элемента И-НЕ, прямой выход второго триггера подключен к пятому входу третьего триггера и к второму входу второго трехвходового элемента И-НЕ, а инверсивный выход второго триггера в . к третьему входу третьего триггера и к второму входу первого трехвходового элемен-.та И-НЕ, прямой выход третьего триггера связан с пятым входом четвертого триггера и с третьими входами первого и второго трехвходовых эле-.ментов И-НЕ, а инверсивный выход третьего триггера - с третьим входом четвертого триггера и с первым входом второго двухвходового элемен та И-НЕ, прямой и инверсивный выходы четвертого триггера, являющиеся прямым и инверсивным выходами тетрады, подсоединены соответственно к вторым входам четвертого и второго 20 двухвходовых элементов И-НЕ, выходы первого трехвходового элемента И-НЕ и второго двухвходового элемента И-НЕ подсоединены к входамтретьего двухвходового элемента И-НЕ,выход которого связан непосредственно с четвертым входом и через первый элемент НЕ с первым входом второго триггера, выходы второго трехвходового элемента И-НЕ и четвертого двухвходового элемента И-НЕ подключены к входам пятого двухвходового элемента И-НЕ, выход которогоподсоединен непосредственно к первомувходу и через второй элемент НЕ к .четвертому входу третьего триггера,выход третьего трехвходового элемента И-НЕ, подсоединенного входами квыходам .первого трехвходового эпемента И-НЕ и второго и четвертогодвухвходовых элементов И-НЕ, связан 40 непосредственно с четвертым входоми через третий элемент НЕ с первымвходом четвертого триггера, а выходы третьего двухвходового элементаИ-НЕ и первого элемента НЕ являютсятакже инверсивным и прямым выходами переноса данной тетрады.2. Преобразователь кодов по п. 1,о т л и ч а ю щ и й с я тем, чторазрядный триггер построен из пяти 50элементов И-НЕ и элемента И-ИЛИ-НЕ,причем первый вход триггера соединен с первым входом первого элемента И, входящего в состав элементаИ-ИЛИ-НЕвторой вход, триггера соединен с вторым входом, а третий 55 вход - с третьим входом этого жеэлемента, четвертый вход триггераподключен к первому входу второгоэлемента И, входящего в состав элемента И-ИЛИ-НЕ, пятый вход триггераподключен к второму, а вход логической единицы - к третьему входу этого же элемента, выход элемента И-ИЛИ-НЕ подсоединен к первому входу первого элемента И-НЕ и к второму входу пятого элемента И-НЕ, син,1 хронизирующнй вход триггера связанс вторым входом первого элементаИ-НЕ и с первым входом третьегоэлемента И-НЕ, выход которого соединен с третьим входом первого элеиента И-НЕ, вторым входом четвертогоэлемента И-НЕ и первым входом пятого элемента И-НЕ, выход которогоподключен к второму входу третьегоэлемента И-НЕ, выход первого элемента И-НЕ связан с четвертыми входами первого и второго элементов И,входящих в состав элемента И-ИЛИ-НЕ,и с вторым входом второго элементаИ-НЕ, выход которого, являкщийсяинверсивным выходом триггера, подсоединен к первому входу четверто-,го элемента И-НЕ, выход которого является прямым выходом триггера и соединен с третьим входом второго элемента И-НЕ, первый вход второго элемента И-НЕ и третий вход четвертого элемента И-НЕ являются соответствен" но входами установки триггера в нуль и установки триггера в единицу. Источники информации,принятые во внимание при экспертизе 1 О 1. Колпаков И. ф. , Никитюк Н. М.,Урманова Л, А, Преобразователь кодов из двоичной системы в двоичнодесятичную в стандарте фКМЖК","Приборы и,техника эксперимента",15 Р б, 1973, с. 70.763885 оставитель Н. Васильевехред Ж, Кастелевич Кор О. Билак Орчик краж 75Государственногоелам изобретенийосква, Ж, Рауш ПП фПатент , г. Умгород, ул. Проектная, 4 Фил Редактор . ова. Т ректорЗаказ 6284 42 Т ПодписноеВНИИПИ комитета СССРло д и открытий113035, М ская иаб д. 4/5