Преобразователь двоичного кода в двоично-десятичный масштабированный код

Номер патента: 767750

Автор: Косинов

ZIP архив

Текст

767750 ОП ИСАНИ Е ИЗОБРЕТЕНИЯ Союз СоветскикСоциалистическихРеспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУда делам изобретений и открытийДата опубликования описания 02;10.80(72) Автор изобретения Б. В. Косинов Институт технической теплофизики АН Украинской ССР(54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В ДВОИЧНО ДЕСЯТИЧНЫЙ ИАСШТАБИРОВА ННЫЙ КОДИзобретение относится к области автоматики и вычислительной техники и может быть использовано при построении двоично-десятичных преобразователей.Известен преобразователь двоичного кода в двоично-десятичный код градусов, минут и секунд, содержащий входной регистр, генератор импульсов, двоичный счетчик, элемент И, дешифраторы, блок элементов И, Нлок элементов ИЛИ ито группу цвоично-цесятичных счетчиков 11,Недостаток известного преоНразователя состоит в его относительно низком быстродействии.т 5Наиболее близким решением к изобретению по технической сущности. и схем- ному решению является преобразователь двоичного кода в двоично-десятичный масштабированный код, содержащий входной регистр, информационные входы которого соединены с входами преобразователя, М цвоично-десятичных счетчиков, где тп - число тетрац выходного кода,2В элементов ИЛИ, (В) элементов задержки, распределитель импульсов, генератор импульсов, элемент И, первый вход которого соединен с выходом генератора импульсов, а выход - с тактовым входом распределителя импульсов, кл групп элементов И, первые входы которых соединены с выходами входного регистра, вто рые входы - с группой выхоцов распределителя импульсов, а выходы элементов И группы - со входами соответствующих элементов ИЛИ; выход -го (1=1-И) элемента ИЛИ связан со счетным входом 1 -го двоично-десятичного счетчика, выход переполнения которого через 1 -й элемент задержки соединен с входом (т+1)-го элемента ИЛИ, Кроме того, этот преобразователь содержит шифратор эквивалентов и десятичный счетчик 12.Недостаток этого преобразователя заключается в его относительно низком быстродействии.целью изоНретения является повышение быстродействия.767750 ф 5О 30 50 Поставленная цель достигается за счет того, что в преобразователь двоич ного кода в двоично-десятичный масшта бированный код, содержащий входной ре гистр, информационные входы которого соединены с входами преобразователя, Ь двоично-десятичных счетчиков, где И - число тетрад выходного кода, И элементов ИЛИ, (Ь) элементов задержки, распределитель импульсов, генератор импульсов, элемент И, первый вход которого соединен с выходом генератора импульсов, а выход - с тактовым входом распределителя импульсов, 9 и групп элементов И, первые входы которых соединены с выходами входного регистра, втовые входы - с группой выходов распределителя импульсов, а выходы элементов И группы - со входами соответствующих элементов ИЛИ, выход 1-го (1 = 1-Ь) элемента ИЛИ соединен со счетным входом 1 -го двоично-десятичного счетчика, выход переполнения которого через 1 -й элемент задержки связан с входом (1+1)-го элемента ИЛИ, дополнительно включены триггер управления и и цополнительных групп элементов И, первые входы которых соединены с первым выходом распределителя импульсов, вторые входы - с соответствующими выходами входного регистра, а выходы элементов И дополнительных групп подключены к установочным входам соответствующих двоично-десятичных счетчиков. . Второй выход распределителя импульсов3 соединен со входом установки в нуль входного регистра и со входом установки в нуль триггера управления, единичный выхоц которого соединен со вторым входом элемента И, единичный вход триггера управления - с входом запуска распределителя импульсов и управляющим вхо- дом преобразователя, входом записи входного регистра и входами сброса двоичнодесятичных. счетчиков.На фиг. 1 изображена структурная схема предложенного преобразователя; на фиг. 2, . а-о и фиг, 3, а,б представлены .временные диаграммы, поясняющие его . работу.Преобразователь содержит входной регистр 1, входами подключенный к входам .преобразователя, генератор 2 импульсов, соединенный к первому входу элемента И 3, к второму входу которого подключен триггер 4 управления. Единичный вкод триггера 4 управления соединен со входом распределителя 5 импульсов, вхо дом записи входного регистра 1, а пеовый вкод триггера 4 управления подключен ко входу входного регистра 1 и выходу распределителя 5 импульсов, группа выходов которого соединена с первыми входами щ групп элементов И 6, вторые входы которых подключены к соответствующим разрядам входного регистра 1. Выходы и 1 групп элементов И 6 подключены к первым входам щ элементов ИЛИ 7, которые выходами соединены с входами Иф авоично-десятичных счетчиков 8, а вторыми входами - с выходами Ь 1-1) элементов 9 задержки во всех тетрадах, кроме младшей; И вторых групп элеменц тов И 10 первыми входами подключенык соответствующим разрядам вкодного регистра 1, вторыми входами - к выходу распределителя 5 импульсов, а выходами - к установочным входам ум двоичнощ 0 десятичных счетчиков 8. Единичный входтриггера 4 управления, кроме того, соединен со входом сброса двоично-десятичных счетчиков и с управляющим входом преобразователя.2 З Преобразователь работает следующимобразом. По сигналу на управляющем входепреобразователя (см. фиг. 1 и фиг, 2,а)информация с информационных входов записывается во входной регистр 1, Этим же сигналом устанавливаются в исходноеположение двоично-десятичные счетчики 8 и распределитель 5 импульсов, устанавливается в "единичное" состояние триггер 4 управления (см. фиг. 2, о),который разрешает прохождение импульсов для генератора 2 тактовых импульсов (см. фиг. 2,б) через элемент И 3(см. фиг. 2,в) в распределитель 5 им пульсов,. Далее работа преобразователя осуществляется в,цва этапа, В течение первого этапа с первого выхода распределителя5.импульсов выдается один импульс, спомощью которого осуществляется запись кодов, соответствующих определеннымразрядам входного регистра 1 (соответствие кодов разрядами входного регистра 1 будет пояснено на примерах 1 и 2) через группы элементов И 10 в И двоично-десятичные счетчики 8 (коды, не требующие сигналов переноса при суммировании, например. 0101 +0010;0110 + .001 и т д,),Таким образом, часть информации издвоичного кода на входном регистре 1преобразуете в двоично-десятичный масштабированный код преобразуемого7750 бпреобразователя, которое может бытьопределено по следующей формуле:+ ИР+ОРя+ "+Р"ф 49 Р),5 где 1 пР - время преобразования;первое слагаемое - длительность первого этапа преобразования, второе слагае-мое - длительность второго этапа преобразования;ЯОх, - длительность периода импульсов тактового генератора;б, - количество "пакетов", содержащих- импульсов;б - "пакет" изимпульсов, поступающих по одному из выхоцов распределителя 5 импульсов;.кода и количеством двоично-десятичныхсчетчиков (М) с учетом (1"И%И),За один цикл распределителя 5 импульсов в результате двух этапов преобразования в Мй цвоично-десятичных счетчиках 8 сформируется искомый двоично-десятич ный код, который поступает на выходные шины преобразователя. Следующим импульсом Начало преобразования" устанавливаотся в исходное состояние все и дво- . ично-десятичных счетчиков 8, распределитель 5 импульсов, во входной регистр 1 записывается новое двоичное число, триггер 4 управления устанавливается в "единичное" состояние и цикл повторяет 1ся.Длительность цикла распределителя 5 импульсов определяет быстродействие 5 76числа. На этом заканчивается первыйэтап преобразования.В течение второго этапа из распределителя 5 импульсов на первые входыи групп элементов И 6 поступают сформированные "пакеты" из 1,2,3или9 импульсов (см. фиг. 2, м-д), На вторые входы ии групп элементов И 6 поступает информация с соответствующихразрядов входного регистра 1 (соответствие разрядов входного регистра 1определенным "пакетам" будет поясненона примерах 1 и 2). В зависимости оттого, какие из разрядов входного регистра 1 находятся в "единичном" состоянии,срабатывают те или иные элементы И 6группы и соответствующие им "пакеты"(см. фиг. 2, д-и) через элементы ИЛИ7 поступают на счетные входы Ф двоично-десятичных счетчиков 8, суммируясьс информацией, записанной в В двоичнодесятичных счетчиках в результате первого этапа преобразования,Если в результате считывания очередного "пакета" импульсов на втором этапе преобразования возникают сигналы переноса в следующий счетчик, то для правильного счета импульсов в следующей тетраде сигнал переноса задерживается на.одной из (и) элементов 9 задержки таким образом (см. фиг. 3,б), чтобы он укладывался между импульсами (см. фиг. З,а). По завершении цикла со второго выхода распределителя 5 импульсов поступает импульс, который устанавливает в ",нулевое" состояние, триггер 4 управления и входной регистр 1, останавливая таким образом работу преобразователя, На этом заканчивается второй этап преобразования. П р и м е р 1, В таблице 1 показано соответствие разрядов входного регистра 1 кодам, записываемым в М цвоичнодесятичные счетчики через В групп элементов И 10, в результате первого этапа преобразования ( коды подчеркнуты) ичерез М групп элементов И 6 - в результате второго этапа преобразования(неподчеркнутые коцы) для случаяМт,И = 15,в д 4, где й- десятич-ное число, в которое преобразуется двоичный код; и - разрядность двоичного. кода; Щ - число тетрад выходного кода;Д - вес соответствующего 1 -го разряда1двоичного кода, определяется следующимвыражением;3-140 1(,2)где И - число двоичных разрядов; 1- -йцвоичный разряд при (1,2; . 1 И),где 1 - старший разряд;- млацшийразряд, Во)- вес десятичного числа Й,соответствующего ( -му двоичному разряду, определяется следующим выраже- .нием: М1 (1 О)Я- представление кода тетрады в десятичной системе счисления;- представление кода тетрады в двоФичной сйстеме счисления.Коэффициенты а опрецеляются из таблицы 1 следующим образом.Сначала из табл. 1 выбираются значения, которые преобразуются в двоичнодесятичный код числа М в результатепервого этапа преобразования, т. е, не посредственным занесением на и двоичнообразом, из ет, что рас приведенного при- . одному пределитель импуль, по ть следующие сиг по вос п п мь сов должен сформирова налы: один импульс дл преобразования (см. ф импульсов для второго вания в составе (см. Ф 2 показаноого регистра ервого этапа2, г); "пакетыф соответ1 двои8 - 6 этапа преобразог. 2, д-м); по 5. 7 767750 8десятичные счетчики 8 через группы эле(например, в четвертой тетраде двементов И 10. Это коды, не требующие "пятерки"), то коэффициент а а кпереносов при суммировании ( в табл. 1 (а д 2). Если ни в одном из столбцовони подчеркнуты), В нет цифр, равных ., то а аО (ниЗатем из значений, не попавших в пер 5 в одном из столбцов нет четверок",вый этап, определяются коэффициенты т. е, а 4=0).а для второго этапа преобразования, Из приведенного примера (см. табл, 1Если хотя бы в одном столбе В(о) и фиг. 2, д-м) получим а щ,1; а д 1;соответствующем определенной тетраде,а а 1; а =0; а а 2; а а О; а а 1;имеется к - одинаковых цифр, равных, 10 а а 1; а с.- 1.11 Х 76 Таким образом, видно, что быстродействие заявляемого устройства выше, чем у известного, в 2,8 раз,формула изобретенияПреобразователь двоичного кода в двоично-десятичный масштабированный код, содержащий входной регистр, инфор мационные входы которого соединены с входами преобразователя, и двоичнодесятичных счетчиков, гце и -число тетрад выходного коца, Ь элементов ИЛИ, (Ф) элементов задержки, распредели: тель импульсов, генератор импульсов, элемент И, первый вход которого соединен с выходом генератора импульсов, а выход - с тактовым входом распределителя импульсов, и групп элементов И, первые входы которых соединены с выходами входного регистра, вторые входы - с группой .выходов распределителя импульсов, а выходы элементов И группы соединены со входами соответствующих элементов ИЛИ, выход 1 -го (1 д. :1-В) элемента ИЛИ соединен со счетным входом 1 -го двоично-десятичного счетчика, выход переполнения которого через 1 -й элемент задержки соединен 7750 . 12с входом (1+1) -го элемента ИЛИ,отличающийся тем,что,сцелью увеличения быстродействия, в него введен триггер управления и щ дополнительных групп элементов И, первыевходы которых соецинены с первым вы-.ходом распределителя импульсов, вторыевходы соединены с соответствующимивыходами входного регистра, а выходы10 элементов И дополнительных групп соединены с установочными входами соответствующих цвоично-десятичных счетчиков, второй выход распределителя импульсов соединен со входом установки15 в нуль входного регистра и со входомустановки в нуль триггера управления,единичный выход которого соединен совторым входом элемента И, единичныйвхоц триггера управления соединен свходом запуска распределителя импульсов и управляющим входом преобразователяИсточники информации,принятые во внимание при экспертизед. 1. Авторское свидетельство СССР521564, кл. 6 06 Г,5/02, 1976.2. Авторское свидетельство СССР641441, кл, 5 06 Р 5/02, 1976Составитель М, Аршавскийактор М, Грузова Техред Н.Барадулща,Корректор М. Вигул7 ка илиал ППП "Патент", г. Ужгород, ул. Проектная, 4 196/45 Тираж 751 ВНИИПИ Государственного к по делам изобретений и 113035, Москва, ЖРаушскПодписноемитета СССРткрытийя наб д. 4/5

Смотреть

Заявка

2699726, 20.12.1978

ИНСТИТУТ ТЕХНИЧЕСКОЙ ТЕПЛОФИЗИКИ

КОСИНОВ БОРИС ВАСИЛЬЕВИЧ

МПК / Метки

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, код, кода, масштабированный

Опубликовано: 30.09.1980

Код ссылки

<a href="https://patents.su/8-767750-preobrazovatel-dvoichnogo-koda-v-dvoichno-desyatichnyjj-masshtabirovannyjj-kod.html" target="_blank" rel="follow" title="База патентов СССР">Преобразователь двоичного кода в двоично-десятичный масштабированный код</a>

Похожие патенты