Псевдостохастический сумматор

Союз СоветскнкСоциалистическихРеспублик ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 04. 05, 81 (21) 3282338/18-24 Р 1 М К з с присоединением заявки Й 96 06 Р 7/70 Государственный комитет СССР по делам изобретений и открытийДата опубликования описания 15.12.82 В.М.Ерухимович, В.Г.Казаков, З.А.Мартыненко н А.Г.Рыгаль(72) Авторы изобретения аЪСпециальное проектно-конструкторское и тезснологическоебюро по погружному электрооборудованию для буренйй екфтни добычи нефти(54) ПСЕВДОСТОХАСТИЧЕСКИЙ СУММАТОР Изобретение относится к вычислительной технике и может быть использовано в стохастических вычислительных машинах для суммирования К-чисел, представленных в двоичной форме.Известны стохастические суммирующие устройства, которые содержат преобразователи число-вероятность,двоичные счетчики, логические элементы И, ИЛИ, НЕ, а также источники несовместных случайных последовательностей для обеспечения несовместимости последовательностей представляющих слагаеже 1 и 12.Недостатком указанных устройств является низкое быстродействие,связанное с представлением суммируемых чисел случайными последовательностями, при котором точность вычислений зависит от длины декодируемой последовательности, представляющей результат вычислений.Наиболее близким по технической сущности к изобретению является псевдостохастическое суммирующее устройство, содержащее по числу слагаемых и-разрядные регистры, и-разрядный сдвиговый регистр с обратной связью, группу элементов И, и-разрядный счетчик, выходы разрядов которого явля-,ются выходами устройства, коммутаторы,. первые входы которых соединены с выходами одноименных п-разрядных регистров, а вторые входы соединены с выходами группы элементов И, входы которых соединены соответственно с выходами разрядов сдвигового регистра с обратной связью. Устройство содержит также группу сумматоров по модулю два, дешифратор, вторую группу элементов И для образования К несовместных в каждом такте псевдослучайных последовательностей, цредставляющих К слагаеиих с весовым коэффициентом 2 ф , где с - является целой частью 1 од К. Суммирование осуществляется с помощью Е-входного: элемента ИЛИ, выход которого соединен со входом счетчика, 30 Р тактов в счетчике воспроизводится результат суммирования с погрешностью 2 ". При за данной точности вычислений быстродействие данного псевдостохастического устройства превышает быстродействие известных устройств 3.Однако недостатком устройства является отсутствие обратной пропорциональности мекду весовым коэффици. ейтом равным 2 , и количеством суммируеьвх чисел К, так как Р равноцелой части 1 од К, что приводит к трудностям при вычислениях, связанных с масштабированием результатов, а также к нерациональному использованию оборудования,Умножение и-разрядных чисел на весовой коэффициент 2 при 1 близких к и, приводит к потере информации, особенно в случаях, когда производится обработка малых значений операндов. При большом числе сумми руемых операндов аппаратурные затраты на известный сумматор существенно возрастают за счет усложнения бло-ков сумматоров по модулю два и дешифратора. 15Цель изобретения - упрощение сумматора и расширение функциональных возможностей за счет получения при суммировании весового коэффициента, обратно пропорционального коли,честву слагаемых.Поставленная цель достигается тем, что псевдостохастический сумматор, содержащий блок и-разрядных регистров (п=1,2,3,) группу коммутаторов, и-разрядных чисел, первые входы разрядов каждого из которых соединены с выходами сЬответствующего и-разрядного регистра группы, группу элементов И, выходы которых соединены в обратном порядке со вторыми входами младших (и) разрядов коммутаторов группы, сдвиговый регистр с обратной связью, прямой выход первого разряда которого соединен со вторыми входами 35 и-ых разрядов коммутаторов, группы, инверсный выход первого разряда - соединен с первыми входами элементов И группы, прямой выход второго разряда соединен со вторым входом первого эле мента И группы, прямой выход каждого 1-го (т = 1, 2, и) разряда, начиная с третьего, - соединен со входом вторым (х)-го элемента И группы, а инверсный выход каждого х-го разряда, 45 начиная со второго, - соединен с (х+1)-ми входами старших по номеру элементов И группы, начиная с х-го, счетчик, установочный вход которого соединен с выходом (и)-го элемента И группы, а выходы - являются выхода 50 ми сумматора, дополнительно содержит цифро-аналоговый преобразователь, нуль- орган и суммирующий операционный усилитель, входы которого соединены с выходами соответствующих коммутаторов группы, а выход - соединен с первым входомнуль-органа входы цифроаналогового преобразователя соединены в обратном порядке с прямыми выходами сдвигового регистра с обратной 60 связью, а выход - соединен со вторым входом нуль-органа, выход которого соединен со счетным входом счетчика.На чертеже. представлена блок-схема устройства. 65 Сумматор содержит группу 1 п-разрядных регистров (и= 1,2,3), группу 2 коммутаторов п-разрядных чисел,сдвиговый регистр 3 с обратной связью,группу 4 элементов И, цифро-аналоговый преобразователь 5, суммирующийоперационный усилитель б, нуль-орган7, счетчик 8,Выходы и-разрядных регистров группы 1 соединены с первыми входами разрядов соответствующих коммутаторовгруппы 2, выходы которых соединены ссоответствующими входами суммирующегооперационного усилителя б. Прямой выход первого разряда сдвигового регистра 3 с обратной связью соединен совторыми входами и-ых разрядов коммутаторов группы 2, инверсный выход первого разряда,. соединен с первыми входами элементов И группы 4, прямой выход второго разряда - соединен совторым входом первого элемента И группы 4, прямой выход каждого -го(1=1,2,3 п) разряда, начиная стретьего - соединен со вторым входом(-1)-го элемента И группы 4, а инверсный выход каждого х-го разряда,начиная со второго, - соединен с(+1)-ми входами старших по номеруэлементов И группы 4, начиная с х-го.Входы цифро-аналогового преобразователя 5 соединены в обратном порядкес прямыми выходами сдвигового регистра 3 с обратной связью, а выход - соединен со вторым входом нуль-органа 7,первый вход которого соединен с выходом суммирующего операционного усилителя б, а выход - соединен со счетным входом счетчика 8, Установочныйвход счетчика 8 соединен с выходом(и)-го элемента И блока 4Сумматор работает следующим образом.С помощью сдвигового регистра 3с обратной связью групп 4 элементовИ, блока 2 коммутаторов двоичные коды чисел, содержащиеся в и-разрядныхрегистрах группы 1, преобразуютсяв К псевдослучайных последовательностей, математическое ожидание каждойиз которых пропорционально соответствующему числу. Последовательностис выходов коммутаторов группы 2 поступают на соответствующие входы суммирующего операционного усилителя б.На выходе суммирующего операционногоусилителя б образуется ступенчатоенапряжение, амплитуда которого в данном также пропорциональна количествуимпульсов на его входах. Напряжениена выходе суммирующего операционногоусилителя б представляет собой псевдослучайный процесс с математическиможиданием, пропорциональным суммематематических ожиданий входныхпоследовательностей с весовым коэффициентом, обратно пропорциональным25 формула изобретения Псевдостохастический сумматор,содержащий группу и-разрядных регистров числу слагаемых. Измерение за 2"-тактов математического ожидания процесса на выходе суммирующего операционного усилителя б производится путем его преобразования в псевдосдучайную импульсную последовательность. Для этого выходное напряжение суммирующего операционного усилителя б подается на первый вход нуль-органа 7, на второй вход которого поступает напряжение с выхода цифро-аналогового преобразователя 5, присоединенно го к разрядам сдвигового регистра с обратной связью в обратной последовательности их номеров по отношению к последовательности номеров разря дов, присоединенных к блоку 4 элементов И.В результате сравнения указанных напряжений на выходе нуль-органа образуется псевдослучайная последо вательность, математическое ожидание которой пропорционально сумме исходных .чисел с весовым коэффициентом, обратно пропорциональным количеству слагаемых.Предлагаемая схема соединений цифро-аналогового преобразователя с разрядами сдвигового регистра позволяет.обеспечить некоррелированность последовательностей на входах суммирующего операционного усилителя б и на выходе нуль-органа 7,Последовательность с выхода нуль-органа 7 поступает на счетчик 8, где декодируется в течение периода сдви гового регистра 3 с обратной связью. В счетчике 8 за 2 итактов воспроизводится в двоичном коде результат суммирования.Применение суммирующего операцион Оного усилителя, нуль-органа и цифроаналогового преобразователя, соединенных по предлагаемой схеме, упрощает устройство и позволяет проводить операцию сложения К чисел с весовым коэффициентом, равным 1/К.(п=1,2,3), группу коммутаторови-разрядных чисел, первые входы разрядов каждого из которых соединены свыходами соответствующего и-разрядного регистра группы, группу элементов И, выходы которых соединены в обратном порядке с вторыми входамимпадших п) разрядов коммутаторовгруппы, сдвиговый регистр с обратнойсвязью, прямой выход первого разряда.которого соединен с вторыми входамии-х разрядов коммутаторов группы, инверсный выход первого разряда соединен с первыми входами элементов Игруппы, прямой выход второго разрядасоединен с вторым входом первого эле-мента И группы, прямой выход каждого1-го (1=1,2 п) разряда, начиная .с третьего, соединен с вторым входом(1- 1)-го элемента И группы, а инверсный выход каждого 1-го разряда, начиная с второго, соединен. с (1+1)-мивходами старших по номеру элементов Игруппы, начиная с 1-го, счетчик, установочный вход которого соединен с выходом (и)-го элемента И группы, авыходы являются выходами сумматорао т л и ч а ю щ и й с я тем, что,с целью упрощения, сумматор содержитцифроаналоговый преобразователь, нульорган и суммирующий операционный усилитель, входы которого соединены свыходами соответствующих коюутаторовгруппы, а выход соединен с первымвходом нуль-органа, входы цифроаналогового преобразователя соединеныв обратном порядке с пряжами выходами .сдвигового регистра с обратной связью,а выход соединен с вторык входом нульоргана, выход которого соединен сосчетным входом счетчика,Источники информации,принятые во внимание при экспертизе1. Федоров Р.ф., Яковлев В.В.,Добрис Г.В. Стохастические преобразователи информации, Л., "Машиностроение", 1978, с. 15,2, Гладкий В.С. Вероятностные вычислительные модели. М., "Наука",1973, с. 104.3. Авторское свидетельство СССРР 737948, кл. 6 06 Р 7/38, 1980982003 оставитель ехред К.Мыц Редакто овтин Заказ 971 Н 1130 ПП фПатент", г. Ужгород, ул. Проектная, 4 Тираж 731Государственногоелам изобретенийМосква, Ж, Рау Майоров Корректор С. Шекм Подписномитета СССРткрытийая наб , д. 4/5