Параллельный комбинационный сумматор

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 111005038 Союз СоветскихСоциалистическихРеспублик(61) Дополнительное к авт, свид-ву - (22) Заявлено 101281 (21) 3362033/18-24 с присоединением заявки МоеРМ Кп з0 06 Г 7/50 С 06 Р 11/16 Госуларственный комитет СССР по делим изобретений и открытий(72) Авторыизобретения А.А. Чечин и М.В. Гоцаков 4) ПАРАЛЛЕЛЬНЫЙ КОМБИНАЦИОННЫЙ СУММАТОР ща ро ти Изобретение относится к цифровойвычислительной технике и может применяться в вычислительных, специализированных и. управляющих устройствах,в частности в арифметических устрой-ствах различного назначения.Известен параллельный комбинационный сумматор, содержащий триггеры,схему И переноса, схему И нечетности, входные элементы И, ИЛИ, схемунесовпадения, схему свертки, схему Ификсации комбинаций, выходной элемент ИЛИ 13,Недостатком устройства являетсяплохая диагностируемость, выражаюяся в большом числе входных набов, необходимых для полной диагноски,сумматора.Наиболее близким к предлагаемомупо технической сущности является параллельный комбинационный сумматор,содержащий п одноразрядных сумматоров, элементы И и ИЛИ в. каждом разряде сумматора, четыре элемента И,элемент ИЛИ и элемент ИЛИ-НЕ 2 . . 2Недостатком устройства являетсянеполнота проверки всего параллельного комбинационного сумматора. При.проверке не проверяются цепи переноса между разрядами сумматора. Цель изобретения - увеличение полноты контроля сумматора.Поставленная цель достигается тем, что в параллельный комбинационный сумматор, содержащий п одноразрядных сумматоров, первый элемент И и первый элемент ИЛИ в каждом разряде сумматора, второй и третий элементы И, второй элемент ИЛИ, первый элемент НЕ, элемент ИЛИ-НЕ, причем первый и второй входы и одноразрядных сумматоров подключены, к выходным шинам сумматора, вход переноса одноразрядного сумматора младшего разряда подключен к входной шине переноса, выходы переносов одноразрядных сумматоров соединены с первыми входами первых элементов И соответствующих разрядов сумматора, выходы которых соединены с первыми входами первых элементов ИЛИ, выходы которых связаны с входами переноса соответствующих одноразрядных сумматоров всех разрядов, кроме старшего, первые входы первых элементов И всем разрядов соединены с соответствую-, щими входами третьего элемента И и элемента ИЛИ-НЕ, выходы третьего . элемента И и элемента ИЛИ-НЕ подклю1005038чены соответственно к первому Ъ второму входам второго элемента ИЛИ,выход которого соединен с первымвходом второго элемента И, второйвход которого связан с выходом первого элемента НЕ, вход которого соединен с вторым входом первого элемента И старшего разряда, введенывторой и третий элементы НЕ, четвертый элемент И и третий элементИЛИ, причем входы второго и третьегоэлементов НЕ подключены соответственно к первому и второму входам одно-.разрядного сумматора младшего разряда, выходы второго и третьего элементов НЕ соединены с первым и вторым 15входами четвертого элемента И соответственно, третий вход которого свя-.зан с входом переноса одноразрядногосумматора младшего разряда и первымвходом третьего элемента ИЛИ, выходкоторого соединен с вторыми входамипервых элементов И всех разрядов,кроме старшего, второй вход третьегоэлемента ИЛИ подключен к управляющемувходу сумматора и входу первого элемента НЕ, выход четвертого элементаИ соединен.с вторым входом первогоэлемента ИЛИ младшего разряда сумматора,0 0 0 же приве дельного ание: м Х 1 У - слагаемые 1-го разряда;Р,51 в перенос н сумма 1-го сумма"тора;Р.- перенос в последующий разряд1+11 + 1) -го сумматора.Из таблицы следует, что при входных наборах Р О, 1, 2, 5, б, 7 связи переноса между сумматорами разрывать не требуется, так как в этом случае коды Р и Р 1 совпадают, а в. наборах 9 3 и 4 значения Р и Р 1+ проти. воположны. Поэтому для набора Р 3 требуется запретить формирование переноса в последующих разрядах, а для набора Р 4 - ввести перенос во всех разрядах сумматора.В предлагаемом сумматоре при подаче на шину 3 логического "0" и пос.туплении входного набора 9 3 на выходе элемента ИЛИ 14 формируется ".О", который запрещает прохождение переноса во всепоследующие разряды сумматора, а привходном наборе 9 4 вход переноса младшего разряда равен "1", входы слагаемых соответствуют логическим "0" на выходе элемента И появляется "1", которая Формирует сигнал переноса во всех последующих разрядах сумматора, В результате введения элементов ИЛИ 14, НЕ 15 и 16, И 17 на всех входах пеНа черте дена структурнаясхема парал комбинационногосумматора.устройство содержит и одноразрядных сумматоров 1, первый элемент И 2в каждом разряде сумматора, вход 3управления переносом, первый элемент 3ИЛИ 4 в каждом разряде сумматорамиинформационные входы 5 слагаемых,вход б переноса, первый элемент НЕ 7второй элемент И 8, второй элементИЛИ 9, третий элемент И 10, элемент .ЩИЛИ-НЕ 11, выход 12 обнаружения ошибки, выход 13 сумм, третий элементИЛИ 14,второй и третий элементы НЕ 15и 16, четвертый элемент И 17,Вход б переноса соединен с входом 45переноса младшего разряда сумматора1, а также с первым входом третьегоэлемента ИЛИ 14 и с одним из входовчетвертого элемента И 17, к двумдругим входам которого через второйи третий элементы НЕ 15 и 1 б подключены входы слагаемых одного иэ разрядов сумматора, Управляющий вход 3 со-.единен с вторым входом третьего элемента ИЛИ 14, вторым входом первогоэлемента И 2 старшего разряда и входом первого элемента НЕ 7,выход которого соединен с вторым входом второгоэлемента И 8.Выходы третьего элемента И 10 иэлемента ИЛИ-НЕ 11 соединены соответ ственно с первым и вторым входамивторого элемента ИЛИ 9, выход которой соединен с первым входом второ го элемента И 8, выход которого сое;.динен с вторым входом первого элемента ИЛИ 4 старшего разряда. Выход первого элемента ИЛИ 4 старшего раз ряда является выходом сумматора.Устройство работает следующим образом.Для полной проверки предлагаемо го сумматора необходимо подавать на входы 2 входных наборов ( два информационных входа и один вход переноса младшего разряда). Коды входных наборов и результаты суммирования представлены в таблице. Номер Р . Слагаемые Я 1 Р 1.+1 на- борареносов сумматоров формируются одни и те же коды числа в соответствии с номером входного набора.Проверка всего комбинационного сумматора происходит при подаче на вход 3 логического "0" и поочередной 5 подаче на его информационные входы всех кодов набрров. При этом элементы И 10 и ИЛИ-НЕ 11 фиксируют равенство выходных значений переносов всех одноразрядных сумматоров. Если пере носы должны быть равны ПО", то навыходе элемента И 10 имеется "0", ана выходе элемента ИЛИ-НЕ 11- - ф 1".Эта единица через элементы ИЛИ 9,И 8и ИЛИ 4 появляется на выходе 12 сум матора. В случае, если на одном или нескольких выходах переносов сумматоров сигнал не равен "0", то на выходе12 сумматора появляется "0". Такимобразом, устанавливается ошибка в 20формировании переносов. Аналогично,если на всех выходах одноразрядныхсумматоров должна быть логическая"1 ф, на выходе элемента ИЛИ-НЕ 11присутствует "0" , а на выходе эле.мента И 10 - сигнал ф 1" , которыйтоже появляется на выходе 12. Еслиимеет место ошибка в каких-то разря,дах, то на выходе элемента И 10, аследовательно, и на выходе 12, находится логический "0". Таким образом, обнаруживается ошибка. Ошибки приформировании сумм обнаруживаются навыходах 13 сумм одноразрядных суммторов, УИтак, в результате подачи 2 вход- З 5 ных наборов обнаруживаются все ошибки при формировании переноса в одноразрядных комбинационных сумматорах, в межсумматорных цепях переноса и при формировании сумм в одноразрядных сум 40 маторах.Таким образом, если принять, что для построения одного .разряда сумматора требуется 8 элементов типа И,ИЛИ, НЕ, то при введении дополнитель 45 ных элементов сложность всего сумматора увеличивается при длине суммато ра.,равного одному байту,на 3,4,а при количестве разрядов в 2 байта - на 1,8 Ъ.При этом повышается достовер- . юсть обработки информации за счет ,обнаружения отказов и исключения работы такого сумматора в случае наличия отказов. Количество входных набо-: ,ров остается прежним.55. Формула изобретенияПараллельный комбинационный сумматор, содержащий и одноразрядных сумматоров, первый элемент И и первый элемент ИЛИ в каждом разряде сумматора,второй и третий элементы И, второйэлемент ИЛИ, первый элемент НЕ, элемент ИЛИ-НЕ, причем первый и второйвходы и одноразрядных сумматоров подключены к выходным шинамсумматора,вход переноса одноразрядного сумматора младшего разряда подключен к входной шине переноса, выходы переносоводноразрядных сумматоров соединеныс первыми .входами первых элементов Исоответствующих разрядов сумматора,выходы которых соединены с первымивходами первых элементов ИЛИ, выходыкоторых связаны с входами переносасоответствующих одноразрядных сумматоров всех разрядов, кроме старшего,первые входы первых элементов И всехразрядов соединены с соответствующимивходами третьего элемента И и элемента ИЛИ-НЕ, выходы третьего элемента Ии элемента ИЛИ-НЕ подключенысоответтвенно к первому и второму входамвторого элемента ИЛИ, выход которогосоединен с первым входом второго элемента И, второй вход которого связанс выходом первого элемента НЕ, входкоторого соединен с вторым входомпервого элемента И старшего разряда,о т л и ч а ю щ и й с я тем, что,сцелью увеличенияполноты контроля,в.устройство введены второй и третийэлементы НЕ, четвертый элемент И итретий элемент ИЛИ, причем входывторого и третьего элементов НЕ подключены соответственно к первому ивторому входам одноразрядного сумматора младшего разряда, выходы второ"го и третьего элементов НЕ соединеныс первым и вторым входами четвертогоэлемента И соответственно, третийвход которого связан с входом переноса одноразрядного сумматора младшего разряда и первым входом третьегоэлемента ИЛИ, выход третьего элементаИЛИ соединен с вторыми входами первыхэлементов И всех разрядов, кроместаршего, второй вход третьего элемента ИЛЙ подключен к управляющемувходу сумматора и входу первого элемента НЕ, выход четвертого элемента Исоединен с вторым входом первого эле.мента ИЛИ младшего разряда сумматора.Источники информации,принятые во внимание при экспертизе.1. Авторское. свидетельство СССРР 354413, кл. 6 06 Г 7/50, 1970.2. Авторское свидетельство СССРУ 696477, кл, С 06 Г 7/50, 1979.