Устройство для автоматического контроля интегральных схем

ЮГПЙСАН И Е ИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик(51)М К 3 С 01 Н 31/28 с присоединением заявки Йф Государствениый комитет СССР ио делам изобретений и откРытий,7 (088,8) Дата опубликования описания 30.0980 А.В, Горохов, Е.ИНиколаев, Е.З. Храпко и С.В, Нюхалов(71) Заавитель 54) УСТРОЙСТВО ДЛЯ АВТОМАТИЧЕСКОГО КОНТРОЛЯ ИНТЕГРАЛЬНЫХ СХЕМИзобретение относится к электро- измерительной технике и может использоваться в устройствах контроля и диагностики неисправностей элементов радиоэлектроннойаппаратуры, 5Известны устройства, содержащие эталонную интегральную схему, много- контактный зонд, элементы сравнения, элементы свертки, индикаторы несравнения, блок запуска, блок индикации запуска и блоки установки 1) .. Однако такие устройства не выдают информацию о том, произошли ли в процессе контроля переключения на входах и выходах эталонной интегральной схемы.Наиболее близким по технической сущности к предлагаемому является устройство для автоматического контроля интегральных схем, содержащее 20 многоконтактный зонд, эталонную интегральную схему, блоки сравнения, элемент И, триггер, кнопку сброса и индикатор наличия неисправности 21.25Недостаток этого устройства , также низкая достоверность контроля.Цель изобретения - повышение дос" товерности контроля. 30 Это достигается тем, что в устройство, содержащее многоконтактный зонд, соответствующие входные контакты которого соединены с входами эталонной интегральной схемы, а его соответствующие выходные контакты соединены с входами контролируемой интег" ральной схемы, выходы которой соединены с другими выходными контактами многоконтактного зонда, входные контакты которого соединены соответственно с первыми входами блоков сравнения, вторые входы которых соединены с соответствующими выходами эталонной интегральной схемы, первый элемент И, входы которого соединены соответственно с выходами блоков сравнения, триггер, один вход которого соединен с выходом первого элемен-, та И, другой его вход соединен с кнопкой сброса, индикатор наличия неис-. правности, вход которого соединен с выходом триггера, введены блоки анализа и запоминания переключений, второй элемент И и индикатор переключений, причем сигнальные входы соответствующих блоков анализа и запоминания переключений соединены соответственно с выходами эталонной интегральной схемы, с входами которой соединены сигнальные входы соответствующих блоков анализа и запоминания пе-реключений, выходы блоков анализа изапоминания перключений соединены свходами второго элемента И, выход которого соединен с входом индикаторапереключений, а управляющие входыкаждого из блоков анализа и запоминания переключений соединены с кнопкойсбросаНа чертеже приведена структурйаясхема предлагаемого устройства.Устройство содержит эталоннуюинтегральную схему 1, кнопку сброса2, контакты ЗА -3,. 3+А - 3 многоконтактного зонда, блоки 4 - 4сравнения, блоки 51 - 5, 5 и 1 - 5 2 нанализа и запоминания переключений,- элементы И б, 7, триггер 8, индикатор 9 наличия неисправности и индикатор 10 переключений.Устройство работает следующим образом,Эталонная интегральная схема 1своими входами через контакты 343 многоконтактного зонда подключена, квходам контролируемой интегральной схеМы. Идентичные выходы эталонной интегральной схемы 1.и контролируемой интегральной схемы подключенык блокам сравнения 4 - 4 . Квходам и выходам эталоннойинтегральной схемы 1 подключены блоки 5 - 5анализа и запоминания переключений.Блоки 5 - 52 и выдают сигнал логи,ческой 1 при изменении входногосигнала из 0 в 1 или наоборот.По мере прохождения цикла проверкиконтролируемой интегральной схемыблоки 5 - 5 фиксируют наличие изменяющихся сигналов на входах и выходах эталонной интегральной схемы 1.После того,как переключения произошли на всех выводах эталонной интегральной схемы 1, элемент И 7 выдаетсигнал на индикатор 10 переключений,При наличии идентичных сигналовна выходах"контролируемой интегральной схемы и эталонной интегральнойсхемы 1 сигналы в виде логических1 поступают с выходов блоков4 - 4 И сравнения на входы элементаИ 6. Выходной сигнал элемента И бподтверждает предварительно установленное исходное состояние триггера8. Установка в исходное состояниеблоков 5 - 5 и анализа и запоминания переключений триггера 8:производится кратковременным замыканиемкнбпки сброса 2. В случае рассогласования сигналов хотя бы по одномуиз выходов контролируемой интегральной схемы и эталонной интегральнойсхемы 1 соответствующий из блоков44 - 4 сравнения вырабатывает логический 0, который через элементИ 6 переключает триггер 8. При этомсрабатывает индикатор 9 налиЧия не 3исправности. При отсутствии переключений на одном из логических выводов эталонной интегральной схемы 1 соответствующих из блоков 5 - 5 сохраня- ет на выходе логический "0".В этом случае индикатор 10 переключений не горит.Таким образом, устройство обеспечивает более высокую достоверность контроля, логически исключая возможность принятия контролируемой интегральной схемы за годную, если не на всех ее входах и выходах произошли переключения логических уровней. 5 1 ОФормула изобретения Устройство для автоматического контроля интегральных схем, содержащее многоконтактный зонд, соответствующие входные контакты которого соединены с входами эталонной интеграль 20 1, Приборы и системы управления,1977, Р 10, с. 51, рис. 5 (аналог).2. Авторское свидетельство СССР9 483633, кл, 6 01 й 31/28, 19751 прототип) . 60 нЬй схемы, а его соответствующиевыходные контакты соединены с входами контролируемой интегральной схемы,выходы которой соединены с другимивыходными контактами многоконтактного зонда, входные контакты которогосоединены соответственно с первымивходами блоков сравнения, вторые входы которых соединены с соответствующими выходами эталонной интегральной схемы, первый элемент И, входыкоторого соединены соответственнос выходами блоков сравнения, триггер,один вход которого соединен с выходом первого элемента И, другой еговход соединен с кнопкой сброса, индикатор наличия неисправности, входкоторого соединен с выходом триггера, о т л и ч а ю щ е е с я тем,40 что, с целью повышения достоверности контроля, в него введены блокианализа и запоминания переключений,второй элеМент И и индикаторпереключений, причем сигнальные входы45 соответствующих блоков анализа изапоминания переключений соединенысоответственно с выходами эталоннойинтегральной схемы, с входами которой соединены сигнальные входы соответствующих блоков анализа и запоминания переключений, выходы блокованализа и запоминания переключенийсоединены с входами второго элемента И, выход которого соединен с входом индикатора переключений, а управ 55 ляющие входы каждого .из блоков анализа и запоминания переключений сое-:динены с кнопкой сброса.Источники информации,принятые во внимание при экспертизе767674 Редакто 186/41Тираж 1019 ПодпВНИИПИ Государственйого комитета СССРпо делаМ изобретений и открытий .3035, Москва, Ж"35, Рауыская наб., д, 4/5 е а ПП фПатентфф, г Ужгород, ул. Проектная, 4 ил Составитель С. Бычковараулова Техред:М.Кузьма КорректорГ.Решетни