Устройство для моделирования электронных схем

ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоцивлистическихРеспублик(51) М Кл з б 06 Г 15(20 Гасударственный комитет Опубликовано 15.05.80. Бюллетень М 18Дата опубликования описания 25.05.80(53) УДК 681 325 (088.8) по делам изобретений и открытий(72) Авторы изобретения Институт проблем надежности и долговечности машин АН Белорусской ССР(54) УСТРОИСТВО ДЛЯ М ОДЕЛИРОВАНИЯЭЛЕКТРОННЫХ СХЕМ Изобретение относится к вычислительной технике и может быть использовано при исследовании надежности низкочастотных электронных схем на стадии их проектирования, опытной отработки и крупносерийного производства.Известно устройство для моделирования электронных схем, содержащее датчик равномерно распределенных случайных чисел, выход которого через дешифратор соединен с первыми входами блоков задания начальных значений параметров и блоков задания 1 в текущих значений параметров, выходы которых через элемент ИЛИ соединены с первым входом элемента И, второй вход которого соединен с выходом генератора импульсов, а выход элемента И соединен с первыми входами счетчиков памяти, реверсивных счетчиков и входом элемента обратной связи, выход которого соединен со вторыми входами блоков задания начальных значений параметров и блоков задания текущих значений параметров, третьи входы которых соединены с выходом коммутатора, вторыми входами счетчиков памяти и вторыми входами реверсивных счетчиков, третьи входы которых соединены с выходом блока управл ения, третьими входами счетчиков памяти,четвертыми водами блоков задания начальных значений параметров и блоков задания текущих значений параметров, первым входом коммутатора и входом датчика равно. мерно распределенных случайных чисел, выходы реверсивных счетчиков соединены со входами соответствующих наборных полей, сумматоры, генераторы тактовых импульсов, выходы которых через соответствующие сумматоры соединены с четвертыми входами соответствующих реверсивных счетчиков, выходы счетчиков памяти соединены со входами соответствующих сумматоров, исследуемую схему, входы которой соединены с выходами наборных полей, блок измерений, вход которого соединен с выходом исследуемой схемы Ц.звестное устройство позволяет моделировать процессы изменения параметров электронных схем по появлению первого постепенного отказа или до какого-то заранее заданного фиксированного момента времени.То-есть, с помощью известного устройства можно исследовать надежность лишь невосстанавливаемых схем. Однако электронные схемы в большинстве своем являются восста 734700навливаемыми. Поэтому исследование электронных схем лишь до первого отказа является недостаточным, так как не дает полной информации об их надежности, В связи с этим возникает задача создания устройства для моделирования процессов изменения параметров электронных схем с более широкими функциональными возможностями, позволяющего исследовать как невосстанавливаемые, так и восстанавливаемые электронные схемы.Целью изобретения является расширение функциональных возможностей устройства за счет моделирования процесса восстановления.Для достижения поставленной цели устройство содержит первый, второй, третий и четвертый регистры памяти, блок вычитания, блок сравнения, дополнительный блок управления, дополнительный коммутатср, первую и вторую группы блоков памяти, блок регистрации, вход которого соединен с выходами наборных полей, а выход блока регистрации соединен со входом первого регистра памяти, выход которого подключен к первому входу блока вычитания, второй вход которого соединен с выходом второго регистра памяти, а выход блока вычитания соединен с первыми входами третьего регистра памяти и блока сравнения, второй вход которого подключен к выходу третьего регистра памяти, а выход блока сравнения подключен к выходу третьего регистра памяти, а выход блока сравнения подключен ко входу дополнительного блока управления, выход которого соединен со вторым входом третьего регистра памяти, со входом дополнительного коммутатора и с первым входом четвертого регистра памяти, выход которого подключен ко второму входу коммутатора, а второй вход четвертого регистра памяти соединен с выходом дополнительного коммутатора и с четвертыми входами реверсивных счетчиков, пятый и шестой входы которых соединены с выходами первой и второй групп блоков памяти соответственно, первые входы которых объединены между собой и с третьими входами реверсивных счетчиков, вторые входы которых обьединены со вторыми входами второй группь блоков памяти. Основные предпосылки, на которых основана работа предла гаемого устройства, заключаются в следующем. Исследуемая схема состоит из и элементов, каждый из которых характеризуется определяюцим параметром х,= 1,2п. Выходной параметр схемы у функционально связан с параметрами элементов зависимостью у = 1(х ихгх), Схема является исправной, если ее выходной параметр находится в пределах поля допускау и.уувыгде у у- соответственно нижняя и верхняя границы поля допуска. В процессе эксплуатации из-за износа и старения параметры элементов х ) изменяются случайным образом, вызывая изменения выходного параметра схемы у). При достижении последним одной из границ поля допуска фиксируется отказ схемы.Работоспособность схемы восстанавливается путем замены одного из комплектуюцих элементов новым. В результате такой замены выходной параметр у возвращается в поле допуска. Однако качество восстановления схемы при замене различных комплектующих элементов не одинаково, поэтому цеелесообразно выбрать такой элемент, замена которого приведет к более качественному восстановлению (назовем такой элемент аварийным). Для выявления аварийного элемента необходима количественная оценка, которая позволила бы стравнивать качество восстановления при замене разных комплектующих элементов новыми. Такой оценкой является разностьу=у;, -угде у -- номинальное значение выходногопараметра исследуемой схемы (известное, например из технических условий);у в значен выходного параметрасхемы в момент отказа при возвращении параметра -го элемента в начальное состояние.В качестве аварийного элемента принимается такой элемент, замена которого дает возможность максимально приблизить выходной параметр схемы к его номинальному значению. То есть критерием для выбора аварийного элемента является величинаЬу;, = гппу; у,=- ппп, Ьу.Рассмотрим восстановление схемы в момент первого отказа 1 . Если в начальный момент времени 1 = 0 параметры всех элементов имели значения х(О),= 1,2,.,п, то к моменту отказа 1 = т, они изменились и приняли значения х;,). В результате наступил постепенный отказ схемы, то есть ее выходной параметр принял одно из значений (г)и и " (1,);, . Для выявления аварийного элемента производится поочередная замена каждого комплектующего элемента новым и при этом измеряется значение выходного параметра. Для этого вначале первому элементу задают начальное значение параметра х,(0), а параметры всех остальных элементов остаются в том состоянии х;(с),1 = 2,3п, в каком они оказались в момент отказа. Измеряют значение выходногс параметра у, и вычисляют разность Ьу ==- у у . Затем в начальное состояние х(0) возвращают параметр второго элемента, а параметры всех остальных элементов, в том числе и первого, должны иметь значения х;(1;),2. Снова измеряют значения выходного параметра у г и вычисляют разность Ьу = уг - у, и т. д.Сравнение всех разностей Ьу;,= 1,2 о, позволяет определить, какой из элементовсхемы в данном случае является аварийным. Затем выявленный аварийный элемент заменяется новым,и исследуемая схемаработает до следующего отказа, при появлении которого снова производится восстановление работоспособности схемы и т. д. Таким образом, получен поток отказов одного экземпляра исследуемой схемы.Для расчета показателей надежности восстанавливаемой схемы необходимо аналогичным образом получить данные о потоках отказов множества экземпляров схемы. Этиданные можно получить, если непосредственно в действующем макете исследуемой схемы задать для всех п комплектующих элементов схемы случайные начальные значения параметров х(0) и случайные скорости их изменения; одновременно для всех комплектующих элементов воспроизвести реализации случайных процессов х(1) в соответствии с сформированными начальными значениями и скоростями, измеряя при этом выходной параметр схемы у(1); при наступлении отказа выявить аварийный элемент и заменить его новым, то есть сформировать для этого элемента новое начальное значение параметра и скорость его изменения.На чертеже представлена блок-схема устройства.Устройство содержит датчик 1 равномерно распределенных случайных чисел дешифратор 2, блоки 3- 3, задания начальных значений параметров (они формируют законы распределения начальных значений параметров элементов), блоки 4- 4 задания текущих значений параметров (они формируют законы распределения скоростей изменения параметров элементов), элемент 5 ИЛИ, элемент 6 обратной связи, коммутатор 7, блок 8 управления, генератор 9, элемент 10 И, счетчики 11 - 11 п памяти, сумматоры 12- 12 генераторы 13- 13 тактовых им- пульсов, реверсивные счетчики 14, - 14, наборные поля 15- 15 первую группу блоков 16 - 16 п памяти, вторую группу блоков 17, - 1 памяти, первый регистр 18 памяти. второй регистр 19 памяти, блок 20 вычитания, блок 21 сравнения, третий регистр 22 памяти, дополнительный блок 23 управления четвертый регистр 24 памяти, дополнительный коммутатор 25, имитатор 26 исследуемой электронной схемы, блок 27 измерений, генератор 28 тактовых импульсов. Блоки 26 и 27 образуют блок 29 регистрации.Датчик 1 равномерно распределенных случайных чисел предназначен для выработки по командам из блока 8 управления независимых случайных чисел, распределенных по равномерному закону. Числа с датчика 1 поступают на вход дешифратора 2, который устроен так, что обеспечивает возможность получения на его выходах сигналов с различными, заранее известными вероятностями появления. Блоки 3 - 3 задания начальных значений параметров и блоки- 4 п15 20 1 30 35 40 45 50 55 задания текущих значений параметров предназначены для формирования требуемых законов распределения, При этом в блоках 3 - 3 с помощью коммутационных панелей формируются требуемые законы распределения начальных значений параметров элементов. В блоках 4 - 4 аналогичным образом формируются требуемые законы распределения скоростей изменения параметров элементов. Выходы блоков 3 - 3 и 4, - 4 подключены через элемент 5 ИЛИ к первому входу элемента 10 И, ковторому входу которого подключен генератор 9 регулярных импульсов. Такое соединение позволяет выработать 2 п случайных последовательностей импульсов, используя только один датчик случайных чисел с дешифратором и только один элемент обратной связи. Элемент 6 обратной связи предназначен для преобразования значения вероятности в такое количество импульсов, которое равно числу, соответствующему этой вероятности в сформированном законе распределения. Выработанные случайные последовательности импульсов с выхода элемента 10 И поступают в счетчики 11 - 11 п памяти, реверсивные счетчики 14, - 14 в первую группу блоков 16, - 16 памяти, и во вторую группу блоков 17, - 17 памяти, Сумматоры 12 - 12 л в совокупности с генераторами 13 - 13 л образуют преобразователи число-частота. Каждый из них преобразует число, занесенное в счетчик 11 памяти, в последовательность импульсов, частота которых пропорциональна числу счетчика 11.Реверсивные счетчики 14 в , совместно с наборными полями 15 в 1 выполняют функции исполнительного органа, Счетчики 14 ввыполнены реверсивными для того, чтобы иметь возможность воспроизводить реализации случайных процессов как с положительной, так и с отрицательной скоростью.Выходы реверсивных счетчиков 14 - 14 п соединены со входами соответствующих наборных полей 15 - 15, на которых набраны упорядоченные по моделируемому параметру ряды однотипных элементов. В данном случае ряды элементов представляют собой макеты реальных элементов, изменение параметров которых моделируется в исследуемой электронной схеме. При этом изменение параметра моделируется путем подключения к выходам наборного поля 15, а значит и в исследуемую схему 26, элементов с различным значением моделируемого параметра,Блок 27 измерения предназначен для измерения выходного параметра схемы и перевода его в двоичный код, который заносится в регистр 18.Регистр 18 предназначен для хранения двоичного числа, соответствующего номинальному значению выходного параметра.Блок 21 сравнения предназначен для сравнения поступающей с блока 20 вычита 73470011 я Г)ззПОс"1 И .Г,с и:1 НЯ 1 Ся ",)а 1 а, ОТОрое ранится ь рсистре 22. Номер элемента, ко- тоТ)омУ соответствУСТ,ГаУ ,ззпоминаетсЯ в регистре 24.Блок 8 управления, блок 23правления и коммутато;)ы 7 и 25 5 меОТ мпожсстВО рззли шых по срупкциональному назнзченио выхс)лов.,лля упрощения чертежа Выходы каждого из них показаны одной линией. Блоки11 23 НО за)знее ззсзе 5 О Грогр)ам",е реализуют цикл моелировани 5, 2 коммутаторы 7 и 25 по командам из блока уира.зленияо Включзк)т в работу сс)ответствующие блоки к устройства.Устройство работает следуощим образом.Перел началом моделирования в блоках 3 - -3) И 44 РГ МСТЯНавЛИВаЮТСН СООГВЕ.ТСТ 5 вуюшие законы распределения. В регистр 19 заносится номинальное значение Выходного парамстрз исследуемой схемы у, в двоичном коле. На наборных полях 15 - 151) устанавливаются упорядоченные рядь элементов. Командой из блока 8 устройство приводится в исходное состояние: коммутатор 7 переводится в нулевое оложсние, а счетчики- 1, 14 - 14 ГЬ 3 -13 п. олоки памяти 6 6 а, и 1 717, сорасываются в поль.Го комаплс из блока 8 коммутатор 7 2 с устанавливается и первое Гн)ло)кение, а В датчике 1 формируется слчайное число, ко торос ерсз,сепИфратоп 2 пост, пает на Вход блока 3. Для получения заданного значения слмчайнс)й Величины прсобразозанное СЛч;ЙНОЕ ЧИСЛО С ВЫО;2 бЛОКс 5 ГОСтуае 1 срез эгем.нт 5 1, (1 112 эсс.Г)снт 10 И и лает разрешениеа ппохо)клееНЕ регу- ЛЯРПЬ Х И.1 П",Г 1 ЬСОВ С 1 ГПГ.Ч)с 1 ТООс 1 9 Н 2 Э.ЕГ,Е;т 6 )б)1 Т 0. СВ 5.ЗИ 1 с 1 С"СГЧПК 4 1 ОЛОКИ Пахяти6и 1. Г.р 1 СОВ 12 лсИи В б;Гоге 3 з" си Г 1 зл 3, сс)с)твстствхк)цсегс сфопъе 1)ое)яннОЙ ВСРОЯтНОСтп, И СИГ:ЕЛ 1, ПОСтУПЯЮ;:ЕГО С элемента 6, снимается разрсшсеис на прс)- ложСПИС ИГПЪЛЬСОВ СрЕЗ ЭЛЕМСН 1Е И ГГРЕКРс 1 Ц,с 1 С 051 ПОСТХПЛСНГГС 51)П 1,Г)ЬСОВ 112 СстсИкВ ОЛОКГ И/ Пс 1 МЕТИ.с 1 1,:М С)бРЯЗОМ, В С СтПК 4 Ь ОЛС)лп, б И 17, памяти заосится 11 ело, соответстьусщее Всроятпс)сти, сфо;)хи)Ованноп блоком 3. Из упор 5 доспной совокуности элсмептов, ус тановленнынз первом аоорном поле5, Г 1 рзГСр Этс)ГС) ЭЛСМСгга СС)0 ВС) СТЕ 1 ХС СфйрхИровапеоху в блоке 3 начальному значепио параметра псрюО элсмсптз х (О). С Олок 2 8 НО;састс 51 кОМ)11123 нз 11 еревО, комМУТЯТОРс 1 7 ВО ИТОГ)ОС:10.10 жЕНИЕ И )12 фОР- м ирОВЯ нис в,Ятч и кс 1 нОВОГО с, у чай)ГОГО 5 С) числа. ВСслеу, емуо схему 1 ключагтся лип из элсмсн 1 ОВ, устс;Опленныл на 1 зборном иоле 15 л с парамстро ха (О) в соот- ВГ.ТСТВИИ С ВЕП 05 ТЕОС.ТЫО, СфОРМИРОВЯННОИ В олоке За. Косутатоп 7 ,ереключается в следуюцие положения и в исследуемую ы электронную схему анзлогицным образом подключаются оставцпеся (п - 2) элемепГз с пярзмет 1)ами соответственно х 1 (О),Х ГО 0).2 КИ)1 ОбраЗОХ 1, ПОСЛЕ П-ГО ШяГякоммутатора 7 значения параметров комплектующих элементов исследуемой схемы и ее ВЫХОНЬХ Пс Ра сСТРОЯ СООТВЕТСТВУЮТ НЯЧЯЛЬ- ном, мсменг Впемени ( = 01.Затем производится формирование случайных чисел, соответствующих скоростям изменения па.рзметров ко.плектующих элементов, и запоминание их В счетчиках 11 - 11, сля этого по команде из блока 8 снимается разрешение нз прохождение сигналов на блоки 3; -3 Г), реверсивные счетчики 41- 4, блоки .616 и 7 - 17) памяти, одновременно Годается разрешение на проождение сигналов на блоки 4 - 4 Г, и счетчики 11- 11 Г,. Командой из блока 8 коммутатор 7 переводится в первое положение.В датчике 1 формируется случайное число, которое с помоцью блока 4, элемента 5, элемента О, генератора 9 и элемента 6 преОбоззуется В , соответств)ющее ВсроятнОсти, сфор 1 ировзппОЙ бг 10 кОМ 4. то число соответс.вует скорости изменения первоо элемента и заносится в счетчик 11,. Г 1 ре. образование ВъПолняется так же, как лля случая формирования числа, заносимого в с:етчик 14,. По команде из блока 8 коммутатор 7 переводится Во второе положение, а В датикс 1 с)ОГ)Г 4 иоустс 51 нОВОе слмчайное число. котс)рос аналогичным образом преоб- ОЯЗ) СГС.51 В сИС;1 О, ПРОПОРЦИОНЯЛЬНОЕ СКОРОС- ти изменения параметра второго элемента, и заностся В счетчик 1. Точно также заносятся слуцайнь:е и;с,2 в остальные (п - 2) СЧСТсИК)1,) "12.1-Г а Э ОМ ЗЗКЯ 1.,И)с ОТСЯ ПО 1 ГОТОВИ; Е.Ь- ные операции, В результате которых ссТ.З- мировапы с-зйпыс начальные значения и скорости изменения пар стров всех компл":Тус)ц)х элс 1 се 1 тов О;1 0 экземля ря ис - слсл,смог схем 1.,сля мо е.ирования про;сссов изменения параметров элементов подается комппла из блс)кз 8, по которой на 01 стчики31 -5 поступзх)т импмльсы От гснсрсзторз 28. На Выхс)лс каждого блока 12ГР)1 Совпс 1,СПИ 1 СО;ЕОВ На ЕГО ВХОЛЯХ ПОЯВЛЯ- стся ихилье. ,зсОТЗ Гоявления импульсоВ пз Выхс)де каждого из блоков 12, - 12 про- К)РЦИОПЯЛспзЯ ЧИСЛУ, ЗЗНЕССННОМУ В СООтВстств)лощис с:етчики памяти 1 Г с). С Вьгхолов блокс)В 12 12 с Импльсы поступак)т и входы соответствуюширеверсивных с ст ГГков 14 - 14, перссчитывающих эти импульсы, и в олс)ки 171 -17 ГГ памяти. В со).встсгви с числами В сцетчиках 141 - 14 В исслслуеу;о схем 26 подключаются эле- мсГГГ Г, установлен нь:е на наборных полях 1551;. сЯстота подключения элементов, 3 слсловз.с,ьо, и сксрости изменения параметров, Грямо пропорциональны числам в соответствующисчетчиках 111 - 1 памяти,гсля из.".ег)ения выходного параметра исследуемой электронной схемы в заданные моменты времени блок 8 управления в эти моменть Времени полает запрет на прохождение импу,ьсоп от генератора 28 на счет 734700 10чики 13, - 13. При этом прекращается выдача всех команд из блока 8 управления. Переключение элементов, установленных на наборных полях 15, также прекращается.На исследуемую электронную схему подается питание и измеряется ее выходной параметр.Процесс моделирования продолжается до тех пор, пока в какой-то момент времени 1 = 1 ь не будет зафиксировано достижение выходным параметром исследуемой схемы одной из границ поля допуска, что является 10 постепенным отказом. С этого момента по команде оператора моделирование процессов изменения выходного параметра схемы прекращается и начинается процесс восстановления, заключающийся в отыскании и замене аварийного элемента, Командой из блока 23 устройство приводится в исходное положение: регистры 18, 24 и коммутатор 25 сбрасываются в нулевое положение, в регистр 22 заносится максимально возможное число. 20По команде из блока 23 дополнительный коммутатор 25 устанавливается в первое положение, в реверсивном счетчике 141 сбрасывается хранившееся там число, соответствующее значению параметра х (1 ), и заносится число из блока памяти 16 ь соот- тй ветствующее начальному значению х, (О) параметра первого элемента. В соответствии с этим числом в схему включается элемент со значением параметра х, (О) из упорядоченной совокупности элементов, установленных на наборном поле 15 и По команде из блока управления 23 на схему подается питание и измеряется выходной параметр у ь значение которого из блока 27 заносится в регистр 18. Питание схемы отключается.По команде из блока 23 содержимое регистров 18 и 19 поступает на блок 20 вычитания, где вычисляется разность Ьу= у- у и которая в блоке 21 сравнивается с числомрегистра 22. Если число Ь у в блоке 20 вычитания меньше или равно числу в регистре 22, то блок 21 выдает команду на сброс числа в 4 о регистре 22 и перенос в этот регистр числа из блока вычиания 20. Этой же командой в регистр 24 заносится номер положения дополнительного коммутатора 25. Таким образом, в регистр 24 заносится номер элемента, имеющего наименьшее в данный момент 4 значение. Поскольку при сбросе в исходное состояние в регистр 22 было занесено максимально возможное число, то разность Ьу всегда будет не больше этого числа. Поэтому в первом положении дополнительного коммутатора 25 в регистр 24 всегда будет заноситься число 1.Затем из блока 23 подается команда на перевод коммутатора 25 во второе положение, в котором производится сброс в счетчиках 141 и 14 а хранившихся там чисел и пере- и нос в эти счетчики чисел из блоков памяти соответственно 17 и 16 а. В соответствии с числами в счетчиках 14 и 14 а происходит подключение в схему элементов со значениями параметров х (1,) и ха (О), установленных на наборных полях 15, и 15 г. Переключения приводят исследуемую схему в такое состояние, когда все комплектующие ее элементы, кроме второго, имеют такое же значение параметра х, что и в момент отказа, а параметр второго элемента возвращен в начальное состояние хг (О). Аналогично вычисляется разность Ьу и полученное значение сравнивается с Ьу , хранящимся в регистре 22. Меньшая из разностей заносится в регистр 22, а соответствующий ей номер элемента заносится в регистр 24.Последовательным выполнением операций над всеми остальными (п - 2) элементами исследуемой схемы, определяется минимальная разность Ду;, которая запоминается в регистре 22, и номер элемента, соответствующего этой минимальной разности, то есть номер аварийного элемента, который запоминается в регистре 24.1 аким образом, задача выявления саварийного элемента выполнена. Теперь необходимо заменить этот элемент новым, то есть сформировать для него новое начальное значение параметра и скорость его изменения. Для этого по команде из блока 23 номер аварийного элемента заносится из регистра 24 в коммутатор 7, и дальнейшее управление передается блоку 8 управления.По команде из блока 8 в соответствии с положением коммутатора 7 производится сброс прежних начального значения и скорости изменения параметра аварийного элемента, формирование новых случайных чисел и занесение их в счетчики 11, 14 и блоки 16, 17 памяти, Все эти операции выполняются только для одного аварийного элемента. Параметры всех остальных элементов остаются в том же состоянии, в каком они оказались в момент отказа 1 = 1.После восстановления работоспособности схемы снова продолжается процесс моделирования изменения параметров до момента времени 1 = 1когда произойдет второй отказ, Снова производится восстановление работоспособности схемы, Затем моделирование и восстановление производится до третьего и последующих отказов. При этом работа предлагаемого устройства в процессе моделирования и восстановления при всех других отказах производится аналогично тому, как это описано для первого отказа.В результате проведения одного цикла моделирования получают поток отказов одного экземпляра исследуемой схемы. Для получения потока отказов второго экземпляра схемы проводят второй цикл моделирования, для чего устройство для моделирования приводится в исходное состояние, формируются новые случайные начальные значения и скорости изменения параметров всех комплектующих элементов и производится процесс моделирования и восстановления.Многократное повторение циклов моделирование дает возможность получить статические данные, необходимые для расчета показателей надежности восстанавливаемой электронной схемы.3Постепенные отказы электронных схем являются следствием изменения по времени параметров комплектующих элементов. Работоспособность схемы после отказа может быть восстановлена путем замены нескольких или одного комплектующего элемента новым. Следовательно, восстановление работоспособности электронных схем не вызывает особых затруднений. В связи с этим электронные схемы в большинстве своем являются восстанавливаемыми.Известное устройство, являющееся прототипом предлагаемого изобретения, позволяет моделировать процессы изменения параметров электронных схем до появления первого постепенного отказа. То есть с помощью известного устройства можно прогнозиро в вать показатели надежности лишь невосстанавливаемых схем,Формула изобретенияУстройство для моделирования электронных схем, содержащее датчик равномерно распределенных случайных чисел, выход которого через дешифратор соединен с первыми входами блоков задания начальных значений параметров и блоков задания текущих значений параметров, выходы которых через элемент ИЛИ соединены с первым входом элемента И, второй вход которого соедйнен с выходом генератора импульсов, а выход элемента И соединен с первыми и входами счетчиков памяти, реверсивных счетчиков и входом элемента обратной связи, выход которого соединен со вторыми входами блоков задания начальных значений параметров и блоков задания текущих значений параметров, третьи входы которых соево динены с выходом коммутатора, вторыми входами счетчиков памяти и вторыми входами реверсивных счетчиков, третьи входы которых соедннсны с выходом блока управления, третьими входами счетчиков памяти, четвертыми входами блоков задания начальных значений параметров и блоков задания текущих значений параметров, первым входом коммутатора и входом датчика равномерно распределенных случайных чисел, выходы реверсивных счетчиков соединены со входами соответствующих наборных полей, сумматоры, генераторы тактовых импульсов, выходы которых через соответствующие сумматоры соединены с четвертыми входами соответствующих реверсивных счетчиков, выходы счетчиков памяти соединены со входами соответствующих сумматоров, исследуемую схему, входы которой соединены с выходами наборных полей, блок измерений, вход которого соединен с выходом исследуемой схемы, отличающееся тем, что, с целью расширения функциональных возможностей устройства за счет моделирования процесса восстановления, оно содержит первый, второй, третий и четвертый регистры памяти, блок вычитания, блок сравнения, дополни. тельный блок управления, дополнительный коммутатор, первую и вторую группы блоков памяти, блок регистрации, вход которого соединен с выходами наборных полей, а выход блока регистрации соединен со входом первого регистра памяти, выход которого подключен к первому входу блока вычитания, второй вход которого соединен с выходом второго регистра памяти, а выход блока вычитания соединен с первыми входами третьего регистра памяти и блока сравнения, второй вход которого подключен к выходу третьего регистра памяти, а выход блока сравнения подключен ко входу дополнительного блока управления, выход которого соединен со вторым входом третьего регистра памяти, со входом дополнительного коммутатора и с первым входом четвертого регистра памяти, выход которого подключен ко второму входу коммутатора, а второй вход четвертого регистра памяти соединен с выходом дополнительного коммутатора и с четвертыми входами реверсивных счетчиков, пятый и шестой входы которых соединены с выходами первой и второй групп блоков памяти соответственно, первые входы которых объединены между собой и с третьими входами реверсивных счетчиков, вторые входы которых объединены со вторыми входами второй группы блоков памяти.Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР по заявке М 2348583/18-24, кл. б 06 Г 1/02, 1975 1 прототип) .Составитель Л. Карасов Редактор С. Патрушева Техред К. Шуфрич Корректор Ю.Макаренко Заказ 2223/12 Тираж 751 Подписное ЦНИИПИ Государственного комитета СССР по делам изобретений и открытии 113035, Москва, Ж - 35, Раушская наб., д. 4/5 Филиал ППП Патент, г. Ужгород, ул. Проектная, 4