Устройство для контроля интегральных схем

Союз СоветскихСоцкалнсткческкхРеспубпнк ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕРЬСТВУ ц 744579(51) М. Кл. 0 08 Р 11/00 Государственный комитет СССР по делам изобретений и открытий(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ИНТЕГРАЛЬНЫХ СХЕМ Изобретение относится к вычислительнойтехнике и может быть применено для контроля интегральных схем.Известно устройство контроля, которое со-держит регистры сдвига, эталонную схему,схемы совпадения 11,5Недостаток устройства заключаетея в тоь,что контроль осуществляется с помощью эта.лонной схемы, так как это сужает, класс контролируемых схем (например, нельзя контролитОровать схемы со встроенным внутренним ге.нератором). Кроме того, в устройстве требуется блок памяти большой емкости.Известно устройство контроля, котороесодержит запоминающее устройство, счетчики,т 5регистры, управляющую вычислительную машину, элементы И 21,Недостаток устройства - сложность (наличие счетчиков, регистра конечного адреса, ре-:гистра восстановления элементов И и т, д.)и необходимость выделения служебных дополнительных разрядов в буферном запоминающемустройстве, что снижает полезный объем буфер.,ного запоминающего устройства. 2Наиболее близким является устройство, содержащее управляющую вычислительную машину,. запоминающее устройство, счетчик адресапамяти, регистр конечного адреса, счетчик повторения, многоканальный амплитудный дискриминатор, генератор тактовых импульсов 31.Недостаток устройства - его сложность иззаналичия счетчика повторений, счетчика адресапамяти, регистра адреса контролируемой комбинации, невозможность перезаписи большого чис.ла тестовой комбинации за счет сжатия тестовой информации, так как при этом возникаетнеобходимость в служебных дополнительныхразрядах в буферном запоминающем устройстве.Цель изобретения - упрощение устройстваконтроля,Цель достигается тем, что в устройство дляконтроля интегральных схем, содержащее блокуправленият генератор" тактовых импульсов,многоканальный амплитудный дискриминатор,блок ввода информации, индикаторы и блоксравнения, причем входы многоканальногоамплитудного дискриминатора являются входами устройства, первей выход многоканального37445амплитудного дискриминатора соединен с первыМвходом блока управления, первый и второй выходы которого соединены соответственно совходом генератора тактовых импульсов, совходом блока ввода информации, выход блокаввода информации соединен со входом блокасравнения, выход которого соединен со вторымвходом блока управления, введены две группыкоммутаторов, группа входных сумматоров,группа выходных сумматоров, группа входныхрегистров сдвига и группа выходных регистровсдвига, причем, выход генератора тактовых импульсов соединен с первыми входами входныхсумматоров группы, выход каждого входногосумматора группы соединен с первым входомсбответствующего регистра сдвига группы входных регистров сдвига, последовательные ин.формационные выходы входных регистров сдви.га группы являются группой выходов устрой.ства, параллельные информациощГые выходыкаждого входного регистра сдвига группысоединены со входами коммутаторов первойгруппы, выход каждого коммутатора первойгруппы соединен со вторым входом соответствующего входного сумматора группы входныхсумматоров, выход блока ввода информациисоединен с параллельным входом входных регистров сдвига группы, каждый выход много "кжального амплитудного дискриминатора соеди.нен "с первым входом соответствующего вход.ного сумматора, выход которого соединен синформационным входом соответствующего вы.ходного регистра сдвига группы, параллельныеинформационные выходы каждого выходногорегистра сдвига группы соединены со входамисоответствующего коммутатора второй группы,выход каждого коммутатора второй группысоединен со вторым входом соответствующеговыходного сумматора группы, последовательныйвыход каждого выходного регистра сдвигагруппы соединен с соответствующим индикато.ром и соответствующим входом группы входовблока сравнения, первый выход блока управле.ния соединен с управляющим входом всех выходных регистров сдвига группы;На фиг. 1 представлена блок-схема устройст.ва для контроля интегральных схем; нафиг, 2 - временная диаграмма работы устройства,Устройство содержит генератор тактовых им.пульсов 1, контролируемую интегральную схему 2, многоканальный амплитудный дискриминатор 3, блок ввода информации 4, блок управления 5, группу входных сумматоров б, груп.пу входных регистров сдвига 7, индикаторы 8,блок сравнения 9, группу выходных суммато55ров 10, группу выходных регистров сдвига 11,первую группу коммутаторов 12, вторую груп.пу коммутаторов 13,794Устройство работает следующим образом.Вначале по сигналу из блока управления 5 происходит обнуление группы выходных регистров сдвига 11 и зались начальной информации в группу входных регистров сдвига 7. Изменение количества обратных связей регистров сдви. га осуществляется первой и второй группой коммутаторов 12 и 13, На коммутаторах 12 и 13 устанавливаются связи, соответствующие конкретной проверяемой интегральной схеме 2, На индикаторах 8 будут индицироваться нули. После этого блок управления 5 включает генератор тактовых импульсов 1, который начи. пает посылать импульсы на входы группы вход. ных сумматоров б. В группе входных регистров сдвига 7 начинает формироваться входная последовательность на вход проверяемой интег. ральной схемы 2. Причем длина этой последовательности будет больше длины последовательности, записанной во входной регистр сдвига 7 группы. Информация с испытуемой интегральной схемы 2 поступает на вход многоканально. го амплитудного дискриминатора 3; что изображено на фиг, 2 а. Каждый канал дискримина тора.3 имеет два выхода. Второй выход многоканального амплитудного дискриминатора 3 повторяет сигнал, поступающий на его вход, если сигнал лежит вне зоны пороговых напряжений Опорог. (О), 0 порог, (1), что показано на фиг. 2 б.Если входной сигнал лежит внутри зоны пороговых напряжений, то многоканальный амплитудный дискриминатор 3 по первому выходу каждого канала выдает единичный сигнал на вход блока управления 5, фиксируя негодность контролируемой интегральной схемы 2 по уровню выходного сигнала (фиг. 2 в). В этом случае на втором выходе многоканального амплитудного дискриминатора 3 будет "0". Последовательность со второго выхода многоканального амплитудного дискриминатора 3 фиксируется в группе выходных регистров сдвига 11 через соответствующий выходной сумматор 10 выходной группы. Сжатие информации в каждом выходном регистре сдвига 11 группы выходных регистров с обратными связями происходит аналогично растягиванию информации во входном регистре сдвига 7 группы только в начальном состоянии в выходном регистре сдвига 11 находятся нули. В выходном регистре сдвига 11 зафиксируются неправильные считывания с контролируемой интегральной схемы 2, т. е, "0" вместо "Г или ".1" вместо "0". Сигнал "ни ноль" и "ни единица" будет фиксироваться как брак блоком управления 5. По окончании контроля на индикаторах 8 будет фиксироваться результат контроля, который проверяется оператором, и он делает заключение о годности контролируемой проверяемой74457 25 5интегральной схемы 2 (ручной режим). Конт.роль интегральных схем 2 может происходитьавтоматически без оператора. Для этого поокончании контроля из блока ввода информации4 считываются ожидаемые комбинации на входыблока сравнения 9, в котором они сравниваютсяс содержимым выходных регистров сдвига 11.Если произошло несовпадение, то блок управ.пения 5 фиксирует брак. Брак по уровню,т. е, сигнал "ни ноль" и "ни единица" фйкси Оруется автоматически.Использование регистров сдвига с обратными связями позволяет упростить устройствоконтроля, так как отпадает необходимость всчетчике адреса памяти, счетчике повторений, 1 Зрегистре конечного адреса и т, д. При этомсокращается объем тестовой информации, чтоприводит к экономии объема запоминающихустройств за счет сжатия тестов, отсутствуетнеобходимость в дополнительных служебных 2 Оразрядах,Формула изобретения Устройство для контроля интегральнь 1 х схем, содержащее блок управления, генератор тактовых импульсов, многоканальный амплитуд. ный дискриминатор, блок ввода информации, иццикаторы и блок сравнения, причем входы 3 О многоканального амплитудногодискриминатора являются входами устройства, первый выход многоканального амплитудного дискриминатора соединен с первым входом блока управления, первый и второй выходы которого соединены соответственно со входом генератора тактовых импульсов, со входом блока ввода информации, выход блока ввода информации соединен со входом блока сравнения, выход которого соединен со вторым входом блока управления, о т л и ч а ю щ е е е я тем, что, с целью упрощения устройства, в него введены две группы коммутаторов, группа входных сумматоров, группа выходных сумматоров, груп-9 6па входных регистров сдвига и группа выход.,ных регистров сдвига, причем, выход генера.тора тактовых импульсов соединен с первымивходами входных сумматоров группы, выходкаждого входного сумматора группы соединенс первым входом соответствующего регистрасдвига группы входных регистров сдвига последовательные информационные выходы входныхрегистров сдвига группы явяяются группойвыходов устройства, параллельные информацион,ные выходы каждого входного регистра сдвигагруппы соединены со входами коммутаторовпервой группы, выход каждого коммутаторапервой группы соединен со вторым входомсоответствующего входного сумматора группывходных сумматоров, выход блока ввода информации соединен с параллельным входомвходных регистров сдвига группы, каждыйвыход многоканального амплитудного дискриминатора соединен с первым входом соответ.ствующего входного сумматора, выход которого соединен с информационным входом соот.ветствующего выходного регистра сдвига группы, параллельные информационные выходы каждого выходного регистра сдвига группы соедииены со входами соответствующего коммута.тора второй группы, выход каждого коммута.тора второй группы соединен со вторым вхо.дом соответствующего выходного сумматорагруппы, последовательный выход каждоговыходного регистра сдвига группы соединен ссоответствующим индикатором и соответствующим входом группы входов блока сравнения,первый выход блока управления соединен суправляющим входом всех выходных регистровсдвига группы.Источники информации,принятые во внимание при экспертизе1. Акцептованная заявка Японии К 48 - 41739,С 97 (7), 1973.2, Авторское свидетельство СССР по заявке92395921/24, кл. 6 06 Р 15/46, 09.08,76,3, Авторское свидетельство СССР Юф 377738,Составитель Н, БыковаРедактор М. Ликович Техред М. Петко Корректор Н. Григорук е Государственного ко м изобретений и отк ква, Ж, Раушская пиал ППП "Патент", г. Ужгород, ул. Проектная, 4 Заказ 3794/13ЦНИИПИпо дела113035, Мос 751 Подлиснмитета СССРрытийнаб., д, 45