Устройство для формирования тестов проверки комбинационных схем

Союз Советских Социалистических Республик(22) Заявлено 03.08.76 (21) 28398343/18-24 С 06 Г 15/46 с присоединением заявки Йо(23) Приоритет Государственный комитет СССР по делам изобретений и открытий(54) УСТРОИСТВО ДЛЯ ФОРМИРОВАНИЯ ТЕСТОВ ПРОВЕРКИ КОМБИНАЦИОННЫХ СХЕМ10 Изобретение относится к вычислительной технике и предназначено для генерирования контролирующих и диагностических тестов для комбинационных схем при изготовлении.радио технических устройств на предприятиях радиоэлектронной промышленности .Известно применение в качестве устройства генерирования контролирующих и диагностических тестов электронной вычислительной машины, которая осуществляет проверку комбинационных схем 1).Недостатком устройства является низкое быстродействие. 15Наиболее близким по технической сущности к предложенному является устройство, содержащее модель проверяемой структуры,.каждая ячейка которой включает модель функциональ ного элемента, генератор входных наборов схемы и блок печати 2),Недостатками известного устройства являются недостаточное быстродействие, обусловленное конструкцией устрой ства (наличием схемы имитации неисправности и распределения) и сложность конструкции.Цель изобретения - повышение быстродействия устройства и упрощение 30 его конструкции. Поставленная цельдостигается тем, что устройство,содержащее генератор входных наборовпроверяемых структур, выходы которого подключены к первой группе входовблока печати и ко входам модели проверяемой структуры, выход которойсоединен со входом генератора входных наборов проверяемых структур,первая и вторая группы выходов модели проверяемой структуры подключенысоответственно ко второй и третьейгруппам входом блока печати, причемкаждая модель проверяемой структурысостоит из определителя проверяющихнаборов непроверенных неисправностей,блока памяти непроверенных неисправностей и модели функционального элемента, входы которой соединены совходами определителя проверяющих наборов непроверенных неисправностей ипоДключены к выходам генератора входных наборов проверяемых структур, выходы модели функционального элементакаждой модели проверяемой структурысоединены с соответствующими входамимоделей функционального элемента других моделей проверяемой структуры,выход одной из моделей функционального элемента соответствующей модехипроверяемой структуры соединен с одним из вХодов второй группы блока печати, выходы блоков печати непроверенных неисправностей подключены к третьей группе входов блока печати, введены элементы И, ИЛИ и группа элементов И, первые входы которых соединены с выходом элементов И группы подключенык выходам определителя проверяющихнаборов непроверенных неисправностей,выхоЦы элементов И группы соединенысо входами элементов ИЛИ соответствующих моделей проверяемой структурй и со входами блока памяти непроверенных неисправностей, выходкоторого соединен со входом элементаИ соответствующей модели проверяемойструктуры выходы элементов И соединенЫ со входом генератора входныхнаббров проверяемых структур.9 а Фиг, 1 приведена структурнаясхема устройства; на фиг. 2 показана функциональная схема ячейки модели проверяемой структуры,Схемы включают модель 1 проверяемой структуры, генератор 2 входньжнабОров проверяемых структур, блок 25печати 3, модель 4 функциональногозлелента, выход которого связан совходами последующих ячеек 5153выходы конечных Функциональных элем нтов соединены с выходами блокапечати 3, входы модели функционального элемента 4 соединены с выходами моделей функциональных элементов, предшествующих ячеек бебщ,входы моделей Функциональных эле.ментов, являющихся начальными, соединены с выходами генератора входныхнаборов 2, а также объединены свыходами определителя 7 проверяющихнаборов непроверенных неисправностей,Выходы определчтеля 7 подключены к 40первым входам элементов И, ко вторымвходам которых подключен выход злемейта 9 ИЛИ, Выходы элементов 8 И соединены с входами блока 10 памяти гроверенных неисправностей и с выходами 45элементов 9 или предшествующих ячеекмоДели 1. Первый выход 11 блока памяти проверенных неисправностей 10каждой ячейки подключен к одному извходов блока печати 3. Второй выход ублока 10 памяти проверенных неисправ -ностей 12 подключен ко входу элемента 13 И, остальные входы которого Соединены со вторыми выходами блокоВ 1 О памяти проверенных неисправностей предшествующих ячеек модели 1,ВыХоды элементов 13 И выходных ячеек модели 1 подключены к выходам141-14 З которые связаны с выходом генератора входных наборов 2,Устройство работает следующим 60образом.С генератора входных наборов 2поступают наборы двоичных сигналовб, где к = 1,2,2 на входымодели 1 проверяемой структуры, На 65 каждом из таких наборов определитель 7 каждой ячейки модели выделяет те элементы проверяемой стру. туры, на входах которых появляются проверяющие наборы. Сигнал с возбужденного выхода определителя 7 поступает на элемент 8 И и в случае если на выходе элемента 9 ИЛИ имеется потенциал, информирующий о наличии хотя бы одного чувствительного пути от данного элемента до выхода модели, устанавливает соответствующий элемент блока 10 памяти проверенных неисправностей. С выхода элемента И сигнал также поступает на вход 9 ИЛИ предшествующей ячейки, информируя ее о том, что ячейка, стоящая перед ней, чувствительна к изменению ее выхода,Таким образом, каждый функциональный элемент 4 ячейки, если он чувствителен по какому-нибудь входу, информирует предшествующую ячейку, связанную с ним по этому входу, о своей готовности передать значение ее выхода если получает хотя бы с одной из последующих ячеек сигнал о их чувствительности, функциональный зле. мент чувствителен по какому-нибудь, входу, если при изменении значения этого входа на инверсное, значение выхода также изменяется.При каждой установке запоминающего элемента блока 10 памяти проверенных неисправностей на его первом выходе появляется потенциал, который поступает на вход информационного регистра блока вывода на печать 3. На входы информационного регистра блока вывода на печать 3 могут поступить несколько сигналов одновременно с различных ячеек. Как только поступит хотя бы один сигнал С(3. = 1,2 И), где И число ячеек модели, блок вывода на печать 3выводит. данный входной набор (х,(, х хп),реакцию (г,1, г,г) исправной схемы на данный набор, а также номера позиций ячеек подавших сигнал С.В момент установки всех элементов памяти блока на его втором выходе 12 появляется потенциал, который поступает на вход элемента 13 И. Если веоэлементы памяти предшествующих ячеек также установлены, на выходе элемента 13 И появляется потенциал, котсрый поступает на вход аналогичных элементов 13 И последующих ячеек,С установкой всех элементов памяти модели проверяемой структуры 1 на втором объединенном выходе 14 модели появляется сигнал, который поступает на вход блока 2 и останавливает процесс выработки входных наборов.Окончание работы устройства происходит также при полном переборе всех входных двоичных наборов в блоке 2,Таким образом, в предложенной конструкции устройства соединение вы 742956кодов схем определения проверяющих наборОв ячейки осуществлено через элемент И, вторые входы которых объединены и соединены с выходом элемента ИЛИ и с блоком памяти проверенных неисправностей, Соединение между ячейками выполнено по принципу: выходы элементов И данной ячейки соединены элементами ИЛИ предшествующих ячеек, а входы элементов ИЛИ - с выходами элементов И последующих ячеек, что позволило достичь большой однородности устройства и простоты управления, и как следствие обеспечило повышение быстродействия устройства.Формула изобретенияУстройство для формирования тестов проверки комбинационных схем, содержащее генератор входных наборов проверяемых структур, выходы которого подключены к первой группе входов блока печати и ко входам модели проверяемой структуры, выход которой соединен со входом генератора входных наборов проверяемых структур, первая и вторая группы выходов модели проверяемой структуры подключены ,соответственно ко второй и третьей группам входов блока печати, причем каждая модель проверяемой структуры состоит из определителя проверяющих наборов непроверенных неисправностей, блока памяти непроверенных неисправнсстей и модели функционального элемента, вход. которой соединены со входами определителя проверяющих наборов непроверенных неисправностей и подключены к выходам генератора входных наборов проверяемых структур,выходы модели функционального элемента каждой модели проверяемой структуры соединены с соответствующими входами моделей функционального элемен.та других моделей проверяемой структуры, выход одной из моделей функционального элемента соответствующеймодели проверяемой структуры соединен с одним из входов второй группыблока печати, выходы блоков памятинепроверенных неисправностей подключены к третьей группе входов блокапечати, о т л и ч а ю щ е е с я .тем,что, с целью повышения быстродействияустройства, в каждую модель проверяемой структуры введены элементы И,ИЛИ и группа элементов И, первыевходы которых соединены с выходомэлемента ИЛИ, вторые входы элементовИ группЫ подключены к выходам опреде 20 лителя проверяющих наборов непроверенных неисправностей, выходы элементов И группы соединены со входамиэлементов ИЛИ соответствующих моделей проверяемой структуры и со вхо 25 дами блока памяти непроверенных неисправностей, выход которого соединен со входом элемента И соответствующей модели проверяемойструктуры, выходы элементов И соеди 3 О иены со входами генератора входныхнаборов проверяемых структур,Источники информации,принятые во внимание при экспертизе1, Чжен Р. и др. Диагностикаотказов цифровых вычислительных сис-тем. М., Мир, 1972, с. 58.2, Авторское свидетельство СССРУ 341039, кл, С Об Г 15/46, 1972742956 Составитель И. ЗагорбининаТехред С. Беда Корректор В, Синицка Редактор Т. Киселе аз 3619 15 51ПодписноеИ ЦНИИП Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5илиал ППП Патент, г. Ужгород, ул, Проектн