Способ изготовления полупроводниковых интегральных биполярных схем

Союз Советских Соцналистическнх Ресиубпнк(22) Заявлено 02.11.77 (21) 2540035/26-25 с присоединением заявки Йо(23) Приоритет Н 01 . 21/82 Государствеииый комитет СССР по делам изобретений и открытий(54) СПОСОБ ИЭГОТОВЛЕНИЯ ПОЛУПРОВОДНИКОВЫХ ИНТЕГРАЛЬНЫХ БИПОЛЯРНЫХ СХЕМ Недостатками указанного, способаявляются его большая трудоемкостьи низкая интеграция изготовленных понему схем. Последнее обусловлено тем,что большая часть площади ИС занятаобластью разделительной диффузии,которая служит только для изоляциии не несет более никакого Функционального назначения.Наиболее близким по техническойсущности к предлагаемому являетсяспособ изготовления полупроводниковых интегральных биполярных схем,включающий и формирование в приповерхностном слое полупроводниковойподложки р-типа проводимости скрытого слоя и-типа проводимости, выращивание эпитаксиального слоя р-типапроводимости, формирование в зпитаксиальном слое областей п-типа,создание областей р+-типа и и+-типаи формирование слоя металлической разводки 2 Изобретение относится к микроэлектронике, конкретно к способам изготовления полупроводниковых интегральных схем (ИС) и может быть ис пользовано для изготовления различных твердотельных цифровых и логических устройств на основе биполярных транзисторов.Известен способ изготовления полу О проводниковой интегральной биполярной схемы по планарно-эпитаксиальной технологии с использованием скрытого коллекторного слоя и метода двойной диффузии для создания базового и 15 эмиттерного слоев 1).По этому способу изготавливают устройства, в которых изоляция отдельных транзисторов в интегральной схеме осуществляется с помощью специО ально созданного р-п перехода, Для этого в эпитаксиальную структуру со скрытым слоем, состоящую из полупроводниковой подложки р-типа проводимости и зпитаксиальной пленки и-типа проводимости проводят разделительную диффузию, При этом в эпитаксиальную пленку загоняют акцепторную примесь, которая при разгонке образует области р-типа проводимости, смыкающийся с подложкой. Указанные области выделяютв эпитаксиальном слое отдельные изолированные друг от друга "карманы",в которых Формируют транзисторы идругие элементы схемы.773793, Известный способ является достаточно трудоемким. Кроме того, степень интеграции схем, получаемыхпо данному способу, недостаточно велика,пеЦель изобретения - увеличение стени интеграции интегральных схем.теПоставленная цель достигается тем,1 то при создании областей р+" и иф(типа посредством ионного легирования,используют один маскирующий слой,первой производит загонку примеси с наибольшей концентрацией в изготавливаемой конструкции, разгонку легирующихпримесей в этих областях производятв инертной среде, а окна, вскрытыедля формирования укаэанных областей,оставляют открытыми вплоть до создания слоя металлической разводки.В предлагаемом способе изготовления интегральной схемы после выращивания на эпитаксиальной структуре 20первого маскирующего окисла последняяне подвергается более термическим,операциям в окислительной атмосфере. Притаком процессе толщина окисла оказывается одинаковой на всей структуреи, следовательно, становится возможным применение для разводки металлических слоев меньшей ширины и меньшей толщины, так как на плоской поверхности вероятность разрыва тонкихметаллических проводников резко уменьЗОшается. Уменьшение ширины проводников металлической разводки приводитк значительному уменьшению площади,занимаемой схемой на кристалле. Уменьшение толщины металлической развод 35ки также приводит к уменьшению этойплощади, так как при этому удается,уменьшить промежутки между соседнимиметаллическими проводниками,Другой особенностью процесса является то, что при отсутствии операций окисления окна, вскрытые для Формирования областей и+ и рф, остаютсяоткрытыми вплоть до нанесения металлической разводки. Это дополнительно позволяет уменьшить число технологических операций, в частности,становится ненужной операция вскрытия контактных окон. При этом такжедостигается увеличение интеграциисхемы при сохранении минимальных раз 50меров элементов, Это увеличение интеграции обусловлено тем, что в такомтехнологическом процессе обе области и п+ и р+ могут быть сделаны минимальными, т.е. их размеры ограничены только возможностями применяемого оборудования. В обычном процессеэти размеры не могут быть сделанытакими малыми, так как они должныбыть больше чем размеры контактных Щокон к ним,Согласно предлагаемому способуоперации загонки при Формированииобластей и+ и р+ производят посредством ионного легирования, Б 5 После загонки примеси в первыеобласти, например в области и+, втом же окисле вскрывают окна для загонки примеси во вторые области,например области р+. При загонкеримеси во вторые области открытыкна, вскрытые как для загонки в перФвые, так и для загонки во вторыеобласти, и примесь попадает в те идругие области. Это накладывает требование на последовательность операций эагонки. Первой должна производиться загонка той примеси, концентрация которой в изготавливаемой конструкции должна быть больше, В этомслучае вторая загонка не изменяеттип проводимости в первых областях.Если, например, конструкция такова,что концентрация в областях и+ должна быть больше, чем концентрация вобластях р+, то первой из двух указанных операций загонки должна производиться эагонка донорной примесив области и+.Разгонку акцепторной и донорнойпримесей в областях пф и рф производят в инертной среде. Это предохраняет окна, необходимые для контактаактивных областей с металлическойразводкой, от окисления и избавляетот необходимости проведения операции вскрытия контактных окон. Дляуменьшения числа технологических операций разгонку акцепторной и донорной примесей производят одновременно. Если конструкция такова, что краспределению примесей в областяхи и р предъявляются требования,+ +которые не могут быть удовлетвореныпри одновременной разгонке, приходится проводить разгонку акцепторнойи донорной примесей раздельно, приэтом обе разгонки проводятся в инертной среде,П р и м е р. Изготавливают ИС,содержащую КИД-транзисторы. На кремниевой подложке КДБс помощью операций 1-ой фотолитографии и диффузиисурьмы Формируют области скрытогослоя и-типа проводимости. Затем методом хлоридной эпитаксии выращиваютмонокристаллический слой кремния р-типа проводимости толщиной 2 мкм судельным сопротивлением 0,5 Ом см,Затем в локальные участки поверхности, выделенные с помощью 2-ой фотолитографии проводят ионную загонкуфосфора. Энергия ионов при загонкесоставляет 40 кэВ, а внедренная дозаравняется 7 мкк/см , В качестве масйкирующего покрытия при ионном внедрении используют фоторезист, После снятия фоторезиста проводят разгонку фосфора с одновременным окислением поверхности. Разгонку проводят в сухомкислороде б 0 мин, затем во влажномкислороде 20 мин и вновь в сухомкислороде 40 мин, Температура приразгонке составляет 1150 С, При этомо.77379 Д Формула изобретения Составитель Е. Чудова .редактор Т. Кугршаеаа Текред.к.дстадошКорректор М. Коста Заказ 7521 72 Ти аж 844 Подписное/ р ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 11 асзо, досыта, )т-зо, раушскак каа. д. 4 КФилиал ППП "Патент", г. Ужгород, ул. Проектная, 4 на поверхности структуры вырастает окисел толщиной л 0,4 мкм. Этот окисел является маскирующим окислом при последующих операциях загонки. В нем с помощью 3-й фотолитографии вскрывают окна, через которые методом ионного легирования внедряют однозарядные ионы фосфора с энергией 40 кеВ. Внедренная доза составляет 700 мкк/ /см . Затем в том же окисле с помощью 4-ой фотолитографии вскрывают окна для загонки бора и производят о вагонку однозарядных ионов бора с энергией 40 кеВ и дозой 70 мкк/см Разгонку и отжиг внедренных примесей проводят в азоте при температуре 1000 ОС в течение 30 мин После этого 15 напыляют слой алюминия толщиной 1 мкм и с помощью 5-ой Фотолитографии проводят формирование разводки.Использование способа позволяет изготовить биполярную схему постоян О ного запоминающего устройства с инФормационной емкостью 64 К. Устройст- во занимает на кристалле менее 30 мм и содержит более 80 тыс. транзисторов, т.е, на каждом квадратном миллиметре расположено в среднем около 2700 транзисторов. Такая интеграция на биполярных схемах достигнута впервые.Применение способа позволяет также значительно уменьшить число технологических операций при изготовлении схемы. По сравнению с наименее трудоемким способом изготовления биполярных схем - способом коллекторно-изолирующей диффузии, предлагае мый способ содержит меньше операций Фотолитографии, меньшей операций диффузии, меньше операций окисления. Это приводит к уменьшению количества и других вспомогательных операций, 4 О таких как операции отмывки перед термическими процессами, операции снятия примесно-силикатных стекол, операции контроля и пр,Способ изготовления полупроводниковых интегральных биполярных схем, включающий формирование в приповерхностном слое полупроводниковой подложки р-типа проводимости скрытого слоя и-типа проводимости, выращивание эпитаксиального слоя р-типа проводимости, формирование в эпитаксиальном слое областей и -типа, создание областей р -типа и и+-типа, формирова 4 ние слоя металлической разводки, о тл и ч а ю щ и й с я тем, что, с целью увеличения степени интеграции интегральных схем, при созданич областей р -типа и и+-типа посредством+ионного легирования, используют один маскирующий слой окисла, в котором вскрывают окна для формирования ука- занных областей, затем производят загонку примеси с наибольшей концентрацией в изготавливаемой конструкции, после чего загоняют примесь второго типа проводимости, причем разгонку легирующих примесей в этих областях производят в инертной среде, а окна, вскрытые для формирования указанных областей, оставляют открытыми вплоть до создания слоя металлической разводки. Источники информации,принятые во внимание при экспертизе1. Патент США 9 3260902,кл. 317-235, опублик. 1966.2. Патент СНА Р 3575741,кл. 317-235, опублик. 1972 (прототип),