Система для автоматического контроля параметров интегральных схем

(23 )Приоритет Опубликовано 07.07.80. Бюллетень25Дата опубликования описания 07.07,80 по делам нзобретеннй н отхрытнй(54) СИСТЕМА ДЛЯ АВТОМАТИЧЕСКОГО КОНТРОЛЯ ПАРАМЕТРОВ ИНТЕГРАЛЬНЫХ СХЕМИзобретение относится к контрольно-измерительной технике, в цстности, к системамавтоматического контроля параметров цифровых интегральных схем (ЦИС), в том числеи больших интегральных схем (БИС) в условиях их массового производства, и может использоваться для автоматического контроля параметров интегральных схем с функцией памяти,а также для контроля параметров любых схем,содержаших ячейки, требующие одинаковогорежимного обеспечения и, следовательно,0одной программы контроля, таких как многовходовые логические элементы И, НЕ, И - НЕ,ИЛИ, ИЛИ-НЕ и др.Известна система для автоматического контт 5роля параметров электронных схем, включающая в себя управляющую вычислительную машину, измерительные станций, рабочие посты,дешифратор измерительных станций и блокпрерывания программ 1),Наиболее блиэкой к предлагаемой являетсясистема совмещенного контроля статических идинамических параметров цифровых интег.ральных схем и болыпих интегральных схем,содержащаяуйравляющуювычйслительную ма- / шину, измерительную станцию, состояцую из коммутационной матрицы; блока программируемых источников напряжения и тока, блока измерения, блока сравнения, блока регистров тестовых комбинаций, блока задания временных интервалов, согласуюшего устрой. ства, блока прерывания УВМ, регистра готов. ности измерительной станции, и рабочие посты, содержащие коммутатор выводов, подключенный к контактному устройству для включения испытуемой интегральной схемы, устройство управления коммутатором выводов и регистр готовности рабочего поста 121.1 фи переходе от контроля одной ячейки к контролю другой, измерительная станция обращается к управляющей вычислительной ма. шине для получения команд на соответствующие переключения в коммутационной матрице. Такой принцип работы возможен при контроле параметров цифровых интегральных схем, состоящих из неодинаковых ячеек, контроль каждой из которых требует своего режимного обеспечения и, следовательно, инди746443 б нация команду опроса готовности измеригель.ного устройства 11, поступившую ца его первый вход, По получении сигнала готовностиизмерительного устройства 11, управляющаявычислительная машина 1 выдает команды ичерез блок 1 согласования осуществляет распределение информационной части команд прог.раммы контроля в соответствующие регистрыблока 3. Информационная часть команды программы содержит данные, необходимые для выполнения программы, контроля параметра, а именно данные о величине контрольных и контролируемых сигналов, о величине граничныхзначений контролируемых параметров, о цеобходимых переключениях в коммутаторе 8, о времени переходных процессов при контроле параметров, а также данные орежиме работы измерительного устройства 11 и каналов 111 измерения.Изблока 3 цифровая ицформация в двоичном коде поступает в блок 4, где коды инфор. мационной части команд преобразуются в выходные напряжения и токи определенной величины и полярности, в блок 5, в блок 6, в блок 7, преобразующий двоичцые коды в аналоговые сигналы, в коммутатор 8, ца входы элементов НЕ 10, И 11 и триггера 16 селектора 9, а также на вход блока 21, который по получении этого сигнала разрешает подключение выходов блока 23 через коммутатор 19 к адресным входам контролируемой интеграль. ной схемы БИС. Через коммутаторы 8 и 19 соответствующие выходы блока 4 подклю. чаются к требуемым выводам коцтролируемой интегральной схемы, а также к соответствующим входам блока 23, ца выходах которого 15 20 25 30 35 формируются контрольные ситцалы низкого или 45 50 55 зарядки, а счетчик 25 формирует адресный кодпервой контролируемой ячейки интегральной высокого уровней "О" и "1 соответственно.Кроме того, через коммутаторы 19 и 8 соот.ветствующие выводы испытуемой интегральнойсхемы БИС подключаются ко входу блока 5.После срабатывания коммутатора 8 и коммутатора 19 управляющая вычислительная машина выдает команду "Начало контроля", по получении которой измерительное устройство 11отключается от управляющей вычислительноймашины, а команда "Начало контроля" поступает через элемент РЛИ 15 ца вход блока 7 и в измерительный канал 11 - на один из входов формирователя 22 и вход М - разрядного двоичного счетчика 25 По получении команды "Начало контроля" блок 7 формирует временной интервал на устацовлецие переходных про. цессов, формирователь 22 вырабатывает команду на подзарядку внутренних емкостей испытуемой интегральцой схемы, которая через блок 23 разрешает проведение процесса подсхемы, который поступает ца дешифратор 24,формирующий адресные сигналы для первойконтролируемой ячейки: Эти сигналы с выходадешифратора 24 посредством блока 23 устанавливают на выводах контролируемой схемы необходимые сигналы управления, разрешая тем самым доступ к первой ячейке контроля. Результат контроля с выхода блока 5 поступает на вход блока 6,10По окончании временного интервала на установление переходных процессов блок 7 формирует сигнал на разрешение сравнения в блоке 6 цифрового эквивалента измеряемого параметра с его эталонным значением и занесение резуль. тата сравнения в блок 3. Одновременно ука. занцый сигнал с выхода блока 7 поступает через элемент И 13 в измерительный канал 111 на входы Н-разрядного счетчика 25 и формирователя 22, а также через элемент РЛИ 15 на вход блока 7.По получении указанного сигнала счетчиком 25 содержимое последнего увеличивается на едицицу, что соответствует установлению кода адреса второй контролируемой ячейки. При этомформирователь 22 вырабатывает сигнал на проведение подзарядки и запрещает работу дешифратора 24 на время подзарядки. По окончации указанного сигнала блок 7 формируетвремеццой интервал на установление переходных процессов для контроля второй ячейки. Измерение параметров второй и последующих ячеек происходит вышеописанным образом.Информация о результатах контроля ячеекпамяти контролируемой интегральной схемызаносится из блока 6 в регистры блока 3,где храцится до окончания процесса контролявсех ячеек,Об окончании контроля параметров последней ячейки интегральной схемы свидетельствуетсигнал, установившийся на выходе последнего разряда И-разрядного счетчика 25, Этот сигнал поступает на входы триггера 16 и элемент ": 11 селектора 9, Триггер 16 при этом взводится и запрещает тем самым прохождение через элемент И 13 сигналов на повторениеконтроля, а элемент И 11 пропускает сигнал окончания контроля через элемент ИЛИ 14 в блок 2, посредством которого осуществляетсяподключение измерительного устройства 11 к управляющей вычислительной машине 1. Приэтом вся информация о результатах контроляпереписывается из блока .3 в управляющуювычислительную машину Т, где осуществляетсяее обработка,Таким образом осуществляется процесс многократного измерения параметров безобращения к управляющей вычислительноймашине. Аналогично осуществляется контрольпараметров любых интегральных схем, состоя.7ших из одиссаковых ячеек, требующих одного режимного обеспечения и,"следовательно, одной программы контроля.Предложенная система для автоматического контроля параметров итгтегральньсх схем более эффективна йо сравнению с известными, Она обеспечивает высокую производительность контроля за счет исключения многократного обращения к ,уйравляюшей вычислительной машине при контроле параметров одинаковых элементов исстегральных схем, требуюпсих одной программы контроля.Предложенная система обладает более широкими функциональными возможностями, по. скольку она обеспечивает контроль схем, требуюшйх команд нд подзарядку внутренних емс остей. Кроме того, в предложенной системс при контроле параметров ИС, состоящих из одинаковых ячеек, используется мецьцсий объем памяти УВМ, поскольку в программе контроляисключессьс команды ца переключеция элементов в коммутационной матрице при переходе от контроля одной ячейки к коцтролю другой,формула изобретенияСистема для автоматического коцтроля параметров интегральных схем, содержащая управлявшую вычислительную мдпщну, соединеннуюс измерительным устройством, включающимкоммутатор, соединецный первыми входами с-." выходами блока программируемых источников,вторым входом - со" вторым выходом блокаизмерения, а третьим входом - с первымивходами блока сравнения, блока измерения,бс ока программируемьсх"источников цапряжессия и тока, блока здддция временных ицтервдпов и первым выходом блока регистров, пер.вый вход которого подключен к выходу блокассравнеция, д второй вход - к первому входуэлемента ИЛИ и первому выходу блока согла" сования, первый вхол которого соединен с вы.ходом блока прерыванйя, второй вход - совтбрым выходом бпбка регистров, а третийвход - с выходом элемента ИЛИ, второйвход которого соединен с выходом первого -" регистра готовности, и несколько двтоцомныхканалов имеренйя, состоящих из последова."тельно соединенных кнопки "Пуск", второго э 46443регистра готовности, бпокд управления и вто.рого комсиутдторд, выходы которого соедицецы с четвертыми входами первого коммутато.рд, д вторьсе входы являются рабочими вхоламисистемы, второй вхол блока управления под.ключец к выхолу блока регистров, а второйрегистр готовности соеЛинен с первым регистром готовцости,о тл и чаю сцд я с ятем, что, с целью расширения области применения и увеличения бьсстродействия системы,в измерительное устройство .введены селекторрежимов, состоящий из элемента НЕ, двухэлемецтов ИЛИ, срех элементов И и триггера,в каждый кдссдп измерения введены блокформирователей уровней, дешифратор, формирователь команд и счетчик, выход старшегоразряда которого подключен к первым входамтриггера и первого эпемецтд И, вторые входыкоторых соединены с первым выхолом бпокдрегистров и входом элемента НЕ, выход кото.рого подключен через второй элемент И кпервому входу второго элемента ИЛИ, второйвход которого соединен с выходом первогоэлемента И, д выход - со входом блоки пре 25 рссвдссий, выход триггера поЛключец к первымвходдм счетчикд, третьего элемента ИЛИ и форми.ровдтепя комднд через третий элемент И, второй вход которого соединесс с вторыми входамиблока срдвнеция, второго эщемецтд И и выходомЗО блока зддация временных интервалов, третийвход которого подключец к вьсхолу третьегоэлемецтд ИЛИ, второй вход которого соединенс первым выходом блока согласования и свторыми входамн формирователя комдцл исчетчика, выходы которого подключены черездешифратор к первым входам блока формиро.вдтепей уровней, соедиценцого с вторым коммутатором, выход формировдтепя комднд подключен к .третьим входам лесссифрдторд и бло 4 О кд формирователей уровней, д третий вход соединен с четвертыми входами блока формирователей уровней и первым выходом второго регистра готовности.Источцики информации,4 принятые во внимание при экспертизе1. Авторское свидетельс 1 во СССР М 441532,кл. 6 05 В 23/02, 1971.2. Еогородицкии Л. А, и др.Многопостовои комплекс Электрон-СД, -"Эпектроссссдя промьнппеццость", 1975, М 1, с. 24-35 сссрототип).746443 Составитель Е. В Техред И.Асталощ ин ектор И. М Тираж 956 ЯИИПИ Государственного копо делам изобретений и откр 113035, Москва, Ж, Раушская Заказ 4102 16 1 П Патент Филиал жгород, ул. Проектна актор Л. Алексеенк Пмитета СССРтийнаб д. 4/5