Устройство для регистрации сигналов ошибок

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоеетскнзСоциалнстическнкРеспублик и 1947862(22) Заявлено 10. 06.80 (21) 2940589/18-24 С 06 ,Г 11/04 с присоединением заявки Йо Государственный комитет СССР по делам изобретений и открытий.7(088.8) Опубликовано 300782 Бюллетень Мо 28 Дата опубликования описания 30.07.82(54) УСТРОЙСТВО ДЛЯ РЕГИСТРАЦИИ СИГНАЛОВ ОШИБОК10 Изобретение относится к вычислительной технике и автоматике и можетнайти применение в системах контроля и управления технологическимипроцессами,Известно устройство для фиксациисбоев, содержащее выходной регистр,счетчик, дешифратор, элементы И,ИЛИ, НЕ, генератор импульсов, релевремени формирователь, регистрпамяти 1).Недостатками данного устройстваявляются ограниченные функциональные воэможности, обусловленные невозможностью определения первогопо времени поступившего сигнала неисправности и следовательно ее первопричины.Наиболее близким к предлагаемому является устройство фиксации сигналов ошибок, содержащее первый и второй регистры, реле времени, элементы И, формирователь признака ошибки 2(.Недостатками известного устройства являются ограниченные функциональные возможности, обусловленныетем, что устройство не позволяетвыделить первый по времени сигналошибки, а также низкая достоверность регистрации вследствие того, чтоодиночные сигналы (помехи) воспринимаются устройством как основные ирегистрируются.Цель изобретения - повышение достоверности регистрации и расширениефункциональных воэможностей устройства..Поставленная цель достигается .тем,что в устройство для регистрации сигналов ошибок, содержащее первое реле времени, первый и второй регистры соединенные первыми входами спервым и вторым входами устройствасоответственно, выходы второго регистра соединены с первыми выходамиустройства и входами Формирователяпризнака ошибки, соедйненного выхо"дом со вторым выходом устройства,элементы И по числу третьих входовустройства, соединенные первымивходами с четвертым входом устройства, вторыми входами - с со;ответствутощыми инверсными выходами первого регистра, введеныпо числу третьих входов устройства элементы блокировки ипо числу третьих входов устройства, без одного, вторые реле време ни, причем выходы первого и вторых10 15 20 25 30 35 40 45 50 55 6065 реле времени соединены с соответствующими вторыми входами второгорегистра, первые входы - с выходамисоответствующих элементов И, каждый прямой выход первого регистрасоединен с вторым входом соответст.вующего элемента И и с первыми входами неодноименных элементов блокировки, вторые входы которых соединены с соответствующими третьимивходами устройства.На чертеже приведена блок-схемапредлагаемого устройства.Устройство содержит первый регистр 1, элементы 2 блокировки,элементы И 3, реле 4 времени, второй регистр 5, формирователь б признака ошибки, третьи входы 7, четвертый вход 8, первый вход 9, второй вход 10, первый 11 и второй 12выходы. Элементы задержки могутбыть выполнены на цифровой пересчетной схеме, например счетчикеимпульсов.Устройство работает следующимобразом.В исходном состоянии, когда навходах устройства 7 отсутствуют сигналы ошибок, на вход 10 поступаетсигнал сброса 5 регистра. В результате на выходах 11 и 12 устанавливается код отсутствия ошибок и сигнал отсутствия общей ошибки соответственно. На входы 8 и 9 поступают первый и второй сигналы синхронизации. Эти сигналы имеют одинаковую частоту, но первый сигнал синхронизации опережает второй сигнал синхронизации.Второй сигнал синхронизациипо входу 9 сбрасывает регистр 1. Врезультате на всех прямых выходахрегистра 1 устанавливается уросвень логического 0. Тем самымна блокировочные входы всех элементов 2 блокировки не подаются запрещающие сигналы, и регистр 1 находится в режиме ожидания, т,е.возможности приема любого из сигналов ошибок, поступающих на входы 7.Одновременно все инверсные выходырегистра 1 установлены в состояниелогической 1. Поэтому первыйсигнал синхронизации, поступившийна вход 8, через все элементы И 3установит все реле времени 4 1 всброшенное состояние,Устройство имеет три основныхрежима работы.Йа одном из входов, например 7-2,присутствует устойчивый, периодически повторяющийся во времени,сигнал ошибки. При этом на другихвходах 7 сигналы ошибки отсутствуют,На одном из входов, например 7-2,присутствует сигнал помехи (случайный одиночный импульс). На другихвходах 7 сигналы отсутствуют,На двух входах, например 7-1 и7-2, присутствуют устойчивые сигна-лы ошибок, а на остальных входах сигналы ошибок отсутствуют,В первом режиме после поступления первого сигнала ошибки на вход 7-2 он пройдет через элемент блокировки 2-2 и запишется во второй разряд регистра 1. После этого прямой и инверсный выходы второго разряда регистра 1 изменяют свое . состояние на противоположное. Уровень логической 1, установившийся на прямом выходе второго разрядарегистра 1, запустит реле времени 4-2 и поступит на блокировочные входы .всех, кроме второго, элементов 2 блокировки. При этом прием остальных, кроме второго, сигналов ошибок заблокирован.Для работы устройства необходимо, чтобы частота поступления сигналов синхронизации по входам 8 и 9 была меньше частоты любого из устойчивых сигналов ошибок, а период сигналов с ин крон из ации мен ьше выдержки любого из реле 4 времени.Первый сигнал синхронизации, поступивший на вход 8, через элементы И 3 опрашивает состояние всех инверсных выходов регистра 1 и подтвердит сброшенное состояние всех, кроме второго, реле 4 времени, Реле времени 4-. 2 останется запущенным. Второй Сигнал синхронизации, поступивший на вход 9, производит сброс регистра 1, переводя тем самым его в режим ожидания.Так как на вход 7-2 поступает повторяющийся сигнал ошибки, то через некоторое время на вход 7-2 поступает еще один сигнал. При этом устройство работает аналогично вышеописанному.Рассмотренный процесс происходит при поступлении на вход 7-2 каждого нового сигнала ошибки до тех пор, пока не закончится выдержка реле 4-2 времени. После окончания выдержки реле времени, например заполнения пересчетной схемы до заданного двоичного кода, происходит запись информации во второй разряд регистра 5. В результате э ого на выходе 11 формируется код ошибки, а на выходе 12 появится сигнал наличия общей ошибки, что необходимо для начала прове-. дения диагностических процедур,Во втором режиме после поступления на вход 7-2 .сигнала помехи устройство работает так же, как и в первом режиме, а именно: запускается реле 4-2 времени, в регистре 1 изменяется состояние прямого и инверсного выходов второго разряда, Однако первая пара сигналов синхронизации изменяет состояние устройства. Сигнал по входу 9 сбрасывает регистр 1, однако из-за отсутствия повторения сигнала на входе 7-2 новая запись в регистр 1 не произойдет. Поэтому при поступлении второй по времени пары сигналов синхронизации на входы 8 и 9 через элементы И 3 происходит сброс, всех включая, второе реле 4 времени. В результате устройство устанавливается в исходное состоя О ние, следовательно осуществляется эффективная фильтрация случайных помех, действующих по входам 7. Пусть в третьем режиме и первым по времени является сигнал ошибки, поступа ющий на вход 7-2. Тогда обработка этого сигнала, происходит так же, как и в первом режиме, заканчивается формированием соответствующих сигналов на выходах 11 и 12. При 20 этом обработка сигнала ошибки, поступающего на вход 7 заблокирована, по той причине, что к моменту поступления сигнала на вход 7-1 его прохождение через элемент блокировки приема сигналов 2-1 заблокировано логической 1, поступающей от прямого выхода второго разряда регистра 1. В этом разряде записана информация о наличии на входе 7-2сигнала ошибки, Таким образом осуЗО ществляется выделение первопричины в случае появления на входах 7 нескольких сигналов ошибок. итак, введение в устройство эле 35 ментов 2 блокировки реле 3 времени позволяет отмечать помехи от сигнала и выделять первый по времени сигнал ошибки, что расширяет функциональные возможности устройства и увеличивает достоверность регистрации. Формула изобретения Устройство для регистрации сигналов ошибок, содержащее первое релевремени, первый и второй регистры,соединенные первыми входами с первыми вторым входами устройства соответственно, выходы второго регистрасоединены с первыми выходами устройства и входами формирователя признака ошибки, выход которого являетсявторым выходом устройства, элементы И по числу третьих входов устройства, соединенные первыми входами с четвертым входом устройства,вторыми входами - с соответствующимиинверсными выходами первого регистра,о т л и ч а ю щ е е с я тем, что,с целью повышения достоверности регистрации и расширения функциональныхвозможностей устройства, в него введены по числу третьих входов устройства элементы блокировки и почислу третьих входов устройства,без одного, вторые реле времени,причем выходы первого и вторых релевремени соединены с соответствующимивторыми входами второго регистра,первые входы - с выходами соответствующих элементов И, каждый прямойвыход первого регистра соединен свторым входом соответствующего элемента И и с первыми входами неодноименных элементов блокировки, вторые входы которых соединены с соответствующими третьими входами устройства.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР9 601695; кл. С 06 Г 11/00, 1978.2. Авторское свидетельство СССРМ 556441, кл. С 06 Р 11/00, 1977 (прототип).947862 оставитель В.Дворкинехред А. Бабинец Корректо едакто валева с 4 илиал ППП фПатент, г. Ужгород, ул оектная 53/73 Тираж 731ВНИИПИ Государственного кпо делам изобретений и113035, Иосква, Ж, Рауш Подписноемитета СССРоткрытийская наб д /5