Устройство для исправления ошибок в кодовой комбинации

Союз СоветскикСоциапмсткческмкреспублик ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1 1944130 1) Дополнительное к авт. саид-ву 12,80 (21) 32заявки-22)Заявлено 2 присоединен23) Приорнте, Червяцов и В, В 2) Авторы изобретения 71) Заявитель СТВО ДЛЯ ИСПРАВЛЕНИЯ ОШИБОККОДОВОЙ КОМБИНАБИИ(54) УСТР Изобретение относится к электросвязи и может быть использовано в аппа. ратуре передачи - приема дискретнойинформации,Известно:устройство для исправленияошибок в кодовой комбинации, содеркащее последовательно соединенные первыйпороговый блок, первый ключ, первыйсумматор по модулю два, элемент И,второй сумматор по модулю два, первыйэлемент ИЛИ и блок обнаруженияошибок, а также второй пороговый блок ипоследсвательно соединенные второй элемент ИЛИ и накопитель, при этом входыпервого и второго пороговых блоков обье динены, а выход второго блока подключенк второму входу эжмента И, первый ивторой выходы первого ключа подсоединены соответственно к вторым входамвторого сумматора по модулю два и первогоэжмента ИЛИ 1,Однако известное устройство характеризуется низкой помехоустойчивостью..Цель изобретения - повышениеустойчивости. Поставленная цель достигается тем, что в устройство для исправления ошибок в кодовой последовательности, содержащее последовательно соединенные первый поро говый блок, первый ключ, первый сумма" тор но модулю два, элемент И, второй сумматор по модулю два, первыя элемент ИЛИ и блок обнаружения ошибок, а также второй пороговый блок и последовательно соединенные второй эжмент ИЛИ и накопитель, при этом входы первого и второго пороговых блоков обьединены, а выход второго порогового блока подключен к второму входу элемента И, первый и второй выходы первого ключа подсоединены соответственно к вторым входам второго сумматора по модулю два и первого эжмента ИЛИ, введены второй ключ и после" довательно соединенные третий сумматор по модулю даа и элемент ЗАПРЕТ, выход которого подключен к первому входу вто3 944 рого элемента ИЛИ, к второму вхоцу которого подключен первый выход блока обнаружения ошибок, второй выход которогоподключен к второму входу первого ключа, второму входу элемента ЗАПРЕТтретьему вхоцу второго элемента ИЛИ и управляющему вхоцу второго ключа, к информационному входу которого подключен выход накопителя, а выходы второго ключаподключены соответственно к третьему 1 Овхоцу первого элемента ИЛИ и второмувхоцу первого сумматора по модулю два,при этом к входам третьего сумматора по модулю два подключены выходы первого и второго пороговых блоков. 35На чертеже приведена структурнаяэлектрическая схема предложенного устройства.Устройство содержит первый пороговый блок 1, второй пороговый блок 2, 2 Оэлементы ИЛИ 3 и 4, сумматоры 5-7 помодулю два, ключи 8 и 9, элемент 10 . ЗАПРЕТА, накопитель 11, элемент И 12,блок 13 обнаружения ошибок.Устройство работает следующим обра зом.Принятая, кодовая комбинация поступает на входы первого и второго пороговыхблоков 1 и 2, С выхода первого порогового блока 1 первая модификация кодовой зо комбинации через первый ключ 8, первый элемент ИЛИ 3 поступает в блок 13 обнаружения ошибок.Кроме того, эта же последовательность поступает на первый вход третьего сумма-З 5 тора 7, на второй вход которого поступают сигналы стирания с выхода второго порогового блока 2, преобразованные предварительно в единичные сигналы, С выхода третьего сумматора 7 по модулю два ко- ф довая комбинация, позиции которой инвертированы сигналами стирания (вторая модификация) поступает через элемент 10 ЗАПРЕТ, второй элемент ИДИ 4 в накопитель 11, Блок 13 обнаружения ошибок ф 5 осу 1 цествляет кодовую проверку комбинации первой модификации. Если ошибки не обнаруживаются первая модификация выдается получателю на выход устройства, В случае обнаружения ошибок блок 13 5 й обнаружения ошибок выдает первую моди фикацию по первому выхоцу через второй элемент ИЛИ 4 в накопитель 11. При этом из накопителя 11 выводится вторая модификация, которая через второй ключ 55 9, первый элемент ИЛИ 3 поступает в блок 13 обнаружения ошибок . сли ошибка не обнаруживается, то вторая модифика 130 4ция выдается на выход ус.тройства. В случае обнаружения ошибки блок 13 обнаружения ошибок выдает вторую модификацию кодовой комбинации второй элемент ИЛИ 4 в накопитель 11. Одновременно из блока 13 обнаружения ошибок подают сигналы на управляющие входы ключей 8 и 9, на второй вход эжмента 10 ЗАПРЕТ Из накопителя 11 первая модификация кодовой комбинации первого повторения поступает через второй ключ 9 на второй вход первого сумматора 5 по модулю два. На первый вход первого сумматора 5 по модулю два через первый ключ 8 поступает с выхода первого порогового блока 1 комбинация первой модификации. Для исправления ошибок в первом сумматоре5 по модулю два происходит поразрядное сравнение обоих комбинаций. Результат сравнения поступает на один из входов элемента И 12, на другой вход которого подаются сигналы стирания с выхода второго порогового блока 2, Инвертирование элементов комбинации второго повторения во втором сумматоре 6 по модулю рва происходит в том случае, если на входах элемента И 12 орновременно появляется сигнал несовпадения с первого с умматора 5 по модулю два и сигнал стирания от второго порогового блока 2. Исправлввжнная комбинация поступает в блок 13 обнаружение ошибок выдается получателю.Использование предлагаемого устройства обеспечивает повышение помехоустойчивости и скорости передачи за счет уменьшения числа повторных передач сообщения. Ф ормула изобретения Устройство для исправдения ошибок в кодовой комбинации, содержащее последовательно соединенные первый пороговый блок, первый ключ, первыВ сумматор по модулю два, элемент И, второй сумматор по модулю два, первый элемент ИЛИ и блок обнаружения ошибок, а также второй пороговый блок и последовательно соединенные второй элемент ИЛИ и накопитель, при этом входы первого и второго пороговых блоков обьединены, а выход второго порогового блока подключены к второму входу элемента И, первый и второй выходы первого ключа подсоединены соответственно к вторым вхопам второго сумматора по модулю два и первого элемента ИЛИ, о,т л и ч а ю щ е е с я тем, что, с целью повышения помехоустайчиПодпис 157(76Тираж 688 НИИПИ Государственного комитета С по делам изобретений и открытий 035, Москва, Ж, Раушская наб., Зак, 4( ая, 4 илиал ППП "Патент, г. Ужгород ул. 5 944 вжти, введены второй ключ и псследовательно соединенные третий сумматор по модулю два и элемент ЗАПРЕТ, выход которого подключен к первому входу второго элемента ИЛИ, к второму входу кс- торого подключен первый выход блока обнаружения ошибок, второй выход которого подключен к второму входу первого ключа, второму входу, элемента ЗАПРЕТ третьему входу второго элемента ИЛИ и 1 О управляющему входу второго ключа, к информационному входу которого подключен С остави едактор И. Митровка Техред130 6выход накопителя, а выходы второго ключа подключены соответственно к третьемувходу первого элемента ИЛИ и второмувходу первого сумматора по модулю два,при этом к входам третьего сумматора помодулю два подключены выходы первогои второго пороговых блоксй,Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРМф 634469 ф кл, Н 04 а 1(101 1977,( прототип) . ль С. Осмоловскийат очка Корректор М. Шароши