Устройство для контроля логических блоков

,ЯО;, 1218387 А ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ БЛОКОВ(57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано при тестовом диагностировании логических блоков ЭВМ "Электроника" и СМ-З, выполненных по типу памяти.(5 р 4 С Об Г 11/26, 11/30 9/32 Цель изобретения - расширение функциональных возможностей за счетооеспечения контроля двух логических блоков с различной структуройорганиэации. Устройство содержитблок управления, блок памяти тестов,блок синхронизации, формировательуправляющих сигналов. Через блокуправления в блок памяти тестовзаносятся адреса и данные. Формирователь управляющих сигналов формирует сигналы типа "Сброс", "Разрешение чтения, Синхронизация,"Считывание" для контролируемыхблоков. Реакции контролируемыхлогических блоков высвечиваются на Еиндикаторе. Оператор визуально оцени- увает правильность работы, 1 з;п.флы, 6 ил., 2 табл. С:менты И-НЕ 38-44, Элемент задержкипостроен на диоде и конденсаторе.Элемент потенциального согласованиясодержит резистор и конденсатор ислужит для согласования входа ивыхода микросхем различных типов.Устройство работает следующимобразом.Блок памяти тестов содержит программу работы контролируемого логического блока, Для этого составляются программы обращений первому ивторому логическим блокам,Оператор с помощью кнопки 20блока синхронизации Формирует импульс(фиг. 6 а ), который поступает навычитающий вход реверсивного счетчика 8, изменяя последовательно состояние счетчика на единицу (Фиг. 63,Ь, 1 ). Этот же импульс поступаетна четвертый вход Формирователяуправляющих сигналов (фиг. 6 ч ). Выходы реверсивного счетчика 8 соедине-ны с адресными входами узлов памяти22, 23 генератора тестов 3. В этиузлы 22, 23 необходимо занести данные, которые оператор задает припомощи переключателей 10 группы.Замкнутый переключатель 10 из группы соответствует подаче нулевогопотенциала на информационные входыузлов памяти 22, 23 а разомкнутыйсоответственно единичному потенциалуПример программы обращения к логическим блокам, выполненным в стандарте ЭВИ "Электроника в ", показанв табл. 1.Пример программы обращения к логическим блокам, выполненным в стандарте ЭВМ . СМ" приведен в табл, 2,Сопоставляя считанную информациюиз контролируемого логического блока, выведенную на блок индикации4, с информацией программы обращения, можно определить исправен контролируемый блок или нет, а такжеместо неисправности вплоть до отка-,завшего элемента,50 55 При состоянии переключателя 12 в положении "Запись" (переключатель разомкнут) данные согласно табл, 1 и 2 устанавливают с помощью переключателей 10 группы и переключателя 14 на блок управления 1. При состоянии переключателя 12 в положении считывания (переключателв 12 замкнут) данные поступают на блок 1 1218387 2Изобретение. относится к вычислительной технике и контрольно-измерительной технике и может бытьиспользовано для проверки работоспо"собности и контроля логических блоков, в частности для контроля логических блоков в стандарте ЭВИ"Электроника" и СИ-З,Целью изобретения является расширение Функциональных воэможностейза счет обеспечения контроля двухлогических блоков с различной структурной организацией.На Фиг, 1 представлена функциональная блок-схема устройства; наФиг. 2 - блок-схема блока управления;наФиг, 3 - блок-схема блока синхронизации.; на Фиг. 4 - блок-схема блокапамяти тестов; на Фиг. 5 - блок-схема Формирователя управляющих сигналов; на Фиг. 6 - временная диаграмм, поясняющая выполнение программыобращения к логическим блокам и ра- .боту устройства для контроля логических блоков.25Устройство содержит (Фиг, 1)блок управления 1, блок синхронизации 2, блок памяти тестов 3, блокиндикации 4, формирователь управля-ющих сигналов 5, первый и второй30контролируемые логические блоки 6и 7,Блок управления 1 (фиг. 2) содержит реверсивный счетчик 8, чулевойвыход 9 счетчика, группу переключателей 10, кнопку 11 начального сброса, переключатель 12 задания режимаработы устройства, переключательФ13 задания режима работы блока па"мяти тестов, переключатель 14 зада-ния режима работы контролируемыхлогических блоков, узел 15 потенциального согласования.Блэк синхронизации 2 (фиг, 3)содержит первый генератор тактовыхимпульсов 16, второй генератор тактовых импульсов 17, элемент ИЛИ 18,переключатель 19, кнопку 20, элементП 21.Блок памяти тестов 3 (фиг, 4) со-.,держит первый и второй узлы памяти22, 23, две группы элементов И 24,25, элемент памяти 26, две группысогласующих элементов 27, 28 согласующий элемент 29.Формирователь управляющих сигналов5 (Фпг. 5) содержит элементы ИЕ, элемент задержки 34-36, элемейтпотенциального согласования 37, элеиндикации 4 из контролируемогологического блока,Устройство для контроля логичес-ких блоков дает возможность потактно повторить программу обращения,контролируя прохождение управляющихсигналов, адресов и данных, путемфиксации уровней сигналов в предполагаемой точке неисправности вопределенный момент времени обращения к логическому блоку.Порядок работы устройства при осуществлении контроля логическихблоков следующий.Подводят к устройству для контроля логических блоков питание + 5 В;устанавливают переключатели 10 и 14блока управления в состояние логического "0"; переключатель 12 блока управления устанавливают в положение, соответствующее сигналузаписи ГРазомкнут"); включают переключателем .19 генератор тактовыхимпульсов 17 блока синхронизации инажимают кнопку 11 блока управления1. Таким образом, по всем адреснымлиниям устанавливают состояние "0.Затем записывают программу вблок памяти тестов 3 для посылкиинформации в контролируемый логический блокСледовательно производят сброс реверсивного счетчика 8,нажав кнопку 11 блока управления;устанавливают реверсивный счетчик.8 в исходное состояние, нажав кнопку 20 блока синхронизации 2; переключатель 12 блока управления 1устанавливают в положение, соответствующее сигналу записи (" Замкнут" );переключателями 10 и 14 блока управления устанавливают адрес в соответствии с программой обращения(см. табл. 1 состояние счетчика0000); нажимают и снова отпускаюткнопку 11 блока управления (произведена запись адреса); нажимают кнопку 20 блока синхронизации 2, изменив состояние реверсии счетчика 8на 1 (состояние счетчика 0001); переключателями 10 и 14 блока управления 1 устанавливают данные в соотетствии с программой обращения(см. табл. 1); нажимают и сноваотпускают кнопку 11 блока управления1; нажимают кнопку 20 блока синхронизации 2, изменив состояние реверсивногосчетчика 8 на единицу (состояние счетчика 0010), таким образом,производят запись информации в блок памяти тестов и пересылку ее в логический блок, после чего записыварт всю программу обращения к логическому блоку (табл. 1 или 2).Наконец записывают программув блок памяти тестов 3 для чтенияинформации иэ контролируемого логического блока. При этом производятсброс реверсивного счетчика 8, нажав 10 кнопку 11 блока управления 1; устанавливают реверсивный счетчик 8 висходное состояние, нажав кнопку20 блока синхронизации 2 (состояниесчетчика 0000); переключатель 12 15 блока управления 1 устанавливают вположение, соответствующее сигналусчитывания (" Разомкнут" ); переключателями 10 и 14 блока управлениянабирают адрес в соответствии с 20 табл. 1; нажимают и снова опускаюткнопку 11 блока управления 1; нажимают кнопку 20 блока синхронизации 2.Поскольку контролируемые логические блоки выполнены в стандарте 25 ЭВМ типа "Электроника" и СМ.-З,то эти блоки представляют собойлогические блоки типа запоминающегоустройства. Отсюда возникла необходимость формовать управляющие сигналы для этих блоков,как для блоковпамяти.Так, для контролируемого блока 7с первого выхода формирователяуправляющих сигналов 5 снимаетсясигнал "Запись", с второго выхода и 11Считывание, с третьего выхода -сигнал пуска, с четвертого выхода -сигнал синхронизации, режимов записи)считывания, с пятого выхода -синхронизации для блока 6, с шесто го выхода - "Разрешение". Временноесоотношение между этими сигналами,снимаемых с формирователя управляющих сигналов 5, определяется протоколом работы блоков 6 и 7, выполнен ных в вышеуказанных стандартах,Устройство для контроля логических блоков предусматривает такжевозможность проверки логическогоблока в динамическом режиме. При 50 этом вместо генератора 16 тактовыхимпульсов блока синхронизации 2необходимо включить генератор 17импульсов. Это достигается включением переключателя 19 блока синхро низации 2. Контроль логическогоблока в данном случае сводится кпроверке годности логического блока.Формула из обретения 30 1, Устройство для контроля логических блоков, содержащее блок синхрони. зации, блок управления, блок индикации, причем блок управления содержит реверсивный счетчик и группу переключателей, неподвижные контакты переключателей группы подключены 10 к шине нулевого потенциала устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет обеспечения контроля двух логических блоков с различной структурной органи- зацией, оно содержит формирователь управляющих сигналов, блок памяти тестов, а блок управления. содержит кнопку начального сброса, переключатель задания режима работы устройства, переключатель режима работы блока памяти тестов, переключатель задания режима работы контролируемых логических блоков и узел потенциального согласования, причем первый выход блока синхронизации соединен с вычитающим входом реверсивного счетчика, вход сброса которого соединен с первым входом узла потенциального согласования и подключен через кнопку начального сброса к шине нулевого потенциала устройства, вход разрешения реверсивного счетчика соединен с вторым входом узла потенциального согласования, третий вход которого подключен к шине единичного потенциала устройства, четвертый вход узла потенциального согласования подключен через переключатель задания режима работы устройства к шине нулевого потенциала устройства, первый и второй выходы реверсивного счетчика соединены с первым и вторым информационными входами формировате- ф 5 ля управляющих сигналов и с соответствующими информационными входами блока индикации, выходы реверсивного счетчика соединены с адресными входами блока памяти тестов и соответ ствующими информационными входами блока индикации, группа информационных входов блока памяти тестов соединена с соответствующими подвижными контактами переключателей группы, 55 третий, четвертый выходы реверсивного счетчика соединены с первым, вторым информационными входами формирователя управляющих сигналов,нулевой выход реверсивного счетчика соединен с входами сброса первого, второго контролируемых логических блоков, вход разрешенияблока памяти тестов подключенчерез переключатель режима работыблока памяти тестов к шине нулевогопотенциала устройства, вход режима работы блока памяти тестов подключен через переключатель заданиярежима работы контролируемых логических блоков к первому и второмуконтролируемым логическим блокам,первый информационный выход формирователя управляющих сигналовсоединен с первым входом блокапамяти тестов и с входом записипервого контролируемого логическогоблока, выходы которого соединенысоответствующими информационнымивходами блока индикации, первая,вторая группы информационных выходов блока памяти тестов соединеныс информационными входами первого,второго контролируемых логическихблоков, третий информационныйвход формирователя управляющих сигналов соединен с выходом блокапамяти тестов, четвертый информационный вход формирователя управляющих сигналов соединен с вторымвыходом блока синхронизации., второй информационный выход формирователя управляющих сигналов соединенс входом считывания первого контролируемого логического блока, входзапуска которого соединен с третьиминформационным выходом формирователя управляющих сигналов, четвертыйинформационный выход которого соединен с входом синхронизации первогоконтролируемого логического блока,входы синхронизации и разрешениявторого контролируемого логическогоблока соединены с пятым и шестыминформационными выходами формирователя управляющих сигналов, причемформирователь управляющих сигналовсодержит четыре элемента НЕ, триэлемента задержки, элемент потенци,ального согласования и семь элементов И-НЕ, причем первый информационный вход формирователя управляющихсигналов соединен через первыйэлемент НЕ с первым входом первогоэлемента И-НЕ, выход которого черезвторой элемент НЕ соединен с входом1218381 Адреса/данные - Да, устанавливаемые переключателями 10 и 14 Типинформа"ции остояние Состояниесчетчика 8 ереключаеля 12 15 14 1 Э 12 11 10 9 8 7 65432 8 21 1 1 0 0 0 0 0 000000Адрес 0 0 Запи 0 0 0 0 0 0 0 000000 1 1 0 0 0 0 0 000000 0000 Данные Адрес,0 Считывание 0 0 0 0 00000 0 0 0 0 00000 0 0 0 Данные Адрес 011 11 1 0 0 Запис 0 1 010101 1 0 0 1 01 01 нные первого элемента задержки, выходкоторого соединен с первыми входамивторого и третьего элементов И-НЕ,второй информационный вход Формирователя управляющих сигналов соединен с первым входом четвертогоэлемента И-НЕ, выход которого соединен с первыми входами пятого ишестого элементов И-НЕ и через второй элемент задержки с вторымвходом пятого элемента И-НЕ, третийинформационный вход формирователяуправляющих сигналов соединенчерез элемент потенциального согласования с входом третьего элементаНЕ, с вторым входом третьего элемента И-НЕ и шестым информационнымвыходом Формирователя управляющихсигналов, четвертый информационныйвход Формирователя управляющих сигналов соединен с вторыми входамипервого и шестого элементов И-НЕи через третий элемент задержкис вторым входом четвертого элементаИ-НЕ, выход третьего элемента НЕ,соединен с вторым входом второгоэлемента И-НЕ, выход которого соединен с первым входом седьмого элемента И-НЕ и первым информационнымвыходом формирователя управляющихсигналов, выход третьего элементаИ-НЕ соединен с вторым информационным выходом Формирователя управляющих сигналов и с вторым входомседьмого элемента И-НЕ, выход которого через четвертый элемент НЕсоединен с пятым информационнымвыходом Формирователя управляющихсигналов, выходы пятого и шестого элементов И-НЕ соединены с четвертым и третьим информационными выходами формирователя управляющихсигналов, соответственно выходывторого контролируемого логическогоблока соединены с соответствующимиинформационными входами блока индикации.2. Устройство по п,1, о т л ич а ю щ е е с я тем,что, блок памяти тестов содержит два узла памятидве группы элементов И, две группысогласующих элементов, элементпамяти и согласующий элементу причем адресные входы первого и второгоузлов памяти соединены с адреснымивходами блока, группы информационныхвходов первого и второго узловпамяти соединены с группой информа:ционных входов блока, вход разрешения блока соединен с входами разрешения первого и второго узлов памятии входом разрешечия элемента памяти, информационный вход которогосоединен с входом режима работы блока, выходы первого и . второго узлов памяти соединены с первыми входами соответствующих элементов И первой и второй групп соот"ветственно, вторые входы элементовИ первой н второй групп соединеныс первым входом блока, выходы элементов И первой и второй групп об35разуют первую и вторую группы информационных выходов блока, выходэлемента памяти подключен черезсогласующий элемент к шине единичного потенциала, устройства и соединенс выходом блока.Таблица 11218387 О 1 1 1 1 0 0 0 О 0 000000 1 0 1 0 1 0 1 0 1 010101 1 11 0 0 0 0 0 000000 АдресСчитываниеДанныеч Адре с Запись О 10 1 О 1010101010 1 1 1 1 0 0 0 0 0 000000 0 1 О 1 О 1 О 1 0 101010 Данные АдресДанные Считывание Таблица 2 Адреса - А, набираемые переклю- чателями Данные - Д, заносимые с помощью переключателей 10 в блоки 22,23 Состояние переключателя 12 5141312110987 Ы 43210 1 1 1 1 00 0000000000 1 1 1 1 00 0000000000 151413121110987 б 54321 1 О 1 0 10 101010101 1 0 1 0 10 101010101 Запись Считывание 11 00 0000000000 1 1 1 1 00 0000000000 0 1 0 1 01 010101010 0 1 0 1 01 010101010 Запись Считыванне 0110 0111 1 000 001 1010 1011 Продолжение табл.Составитель А.СиротскаяРедактор М,Бандура Техред Т,Дубинчак Корректор В.Бутягааваа 1Заказ 1132/56 Тираж 673 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж"35, Раушская наб., д, 4/5тФилиал ППП "Патент", г. Ужгород, ул. Проектная, 4