Способ контроля логических микросхем

(50 4 С 01 К 31/2 ИСАНИЕ ИЗОБРЕТЕН о СССР1971.СССР1972.СКИХ МИК к конте. Может оля функ или н-НЕ,и вые выводиеской асположениг.м входо которых один и тот ь входом или выход заранееходов,может б я - со а ностеи.КС 7 сои 6 и пения логиемой МКС,возможность о ун онт ОСУДАРСТНЕННЫЙ КОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫ ВТОРСКОМУ СВИДЕТЕЛЬСТВ(54) СПОСОБ КОНТРОЛЯ ЛОГИЧЕРОСХЕМ(57) Изобретение относитсярольно-измерительной техникбытв использовано для контрционирования логических мик(МКС), выполненных на одномскольких элементах 2 И-НЕ, 34 И-НЕ, 8 И-НЕ. Цель изобретекращение времени контроля ирение функциональных возможКонтролируемая, например, Мдержит входы 1-4, выходы 5 ЯО 1231479 А 1 элементы 2 И-НЕ 8 и 9. Согласно способу на все выводы МКС, независимоот их назначения, поочередно подают отрицательные импульсы напряжения длительностью 1, в соответствиис временными диаграммами. Находятчисло выходов МКС по числу ее логических выводов, на которых сформирован положительный импульс, Подсчитывают число таких выводов и находятсуммарное число положительных импульсов, сформированных за один циклпроверки. Выполнение всех операцийсогласно способу, с учетом временнык диаграмм, приведенных в описании изобретения, обеспечивает возможность контроля МКС с неизвестным10 15 20 Изобретение относится к контрольно-измерительной технике и можетбыть использовано для контроля функционирования логических микросхем,выполненных на одном или несколькихэлементах 2 И-НЕ, ЗИ-НЕ, 4 И-НЕ, 8 И-НЕ.Цель изобретения - сокращение времени контроля и расширение Функциональных возможностей способа,На фиг. 1 приведена контролируемая логическая микросхема,; на Фиг. 2 -временная диаграмма, поясняющаяспособ,На фиг. 1 обозначены первыйвторой 2, третий 3 и четвертый 4 входы, первый 5 и второй 6 выходы контролируемой логической микросхемы 7,содержащей первый 8 и второй 9 элементы 2 И-НЕ.На Фиг. 2 обозначены 1, 2, 3, 4,10 и 11 временные диаграммы импульсов напряжения задаваемых принуди -тельно на соответствующие выводы1-6 контролируемой логической микросхемы от внешнего источника импульсов, 5 и 6 - регулирующие временныедиаграммы па выходах 5 и 6 контролируемой логической микросхемы 7,длительность отрицательного импульса,уровень логического нуля навыходах 5 и 6 контролируемой логической микросхемы 7,Сущность способа состоит в следующем.Предполагается, что до начала контроля тип микросхемы 7 и выполняемая ею логическая функция неизвестны, т.е. микросхема 7 может содержать любое число логических элементов, каждый из которых может выпол-. нять любую логическую функцию из набора 2 И-НЕ., ЗИ-НЕ, 4 И-КЕ, 8 И-НЕ.Задача контроля. установить тип микросхемы 7, выполняемую ею логическую функцию и год 55 асть или негодность микросхемы 7.Для осуществления контроля микросхемы 7 задают поочередно (можно и в любой временной последовательности, отличной от показанной на Фиг.2) отрицательные импульсы напряжения на все выводы микросхемы 7 независи-. мо от их назначения, т.е, на все ее входы и выходы, поскольку отрицательный импульс может быть при этом подан на выход микросхемы 7, находящийся н состоянии логического нуля с уровнем Ц , для предотвраще 25 30 35 40 45 50 с 5 ния выхода микросхемы из строя ограничивают длительностьотрицательного импульса величиной, допустимой по ТУ на микросхемы.Отрицательные импульсы на выводы 1-6 микросхемы 7 задаются в принудительном порядке от внешнего источника импульсного напряжения в соответствии с временными диаграммами 1, 2, 3, 4, 10 и 11 на фиг. 2.В том случае, если микросхема 7 является годной, при задании отрицательного импульса напряжения длительнсстью(Фиг, 2) на вывод микросхемы 7, что является входом, например на вход 1 или. вход 2, или вход 3, или вход 4, на выводе, являющемся выходом, например на выходе 5 или выходе 6, формируется положительный импульс длительностью. Следовательно, по появлению хотя бы одного положительного импульса на данном выводе микросхемы можно определить, что он является выходом. Суммируя число выводов микросхемы, на которых появился хотя бы один положительный импульс напряжения длительностью , находят общее число вьгходов (и) микросхемы. Поскольку отрицательному импульсу на одном из входов 1-4 микросхемы 7 обязательно соответствует положительный импульс напряжения на одном из выходов микросхемы, подсчитав общее число положительных импульсов, сформированных на всех выводах микросхемы 7 определяют число входов (и )Вх микросхемы 7. Для примера, показан- но"о ыа фиг. 1 и фиг. 2, суммарное число появившихся положительных импульсов равно и = 4 и равно сумахмарному числу входов микросхемы 7, положительные импульсы появляются на двух выводах 5 и 6 микросхемы 7, следовательно число ее выходов ивых - Сравнивая полученные числа иВх = 4 и и . = 2 с заданными для расВьхсматриваемого набора микросхем значениями сочетаний и и и ,опреОхдепяют при совпадении тип микросхемы, а значит выполняемую логическую Функцию, и считают микросхему 7 годной.Если микросхема 7 является негодной, например отказала по одному из входов кпи выходов, то полученные значения иили ине совпадут ни с одним из заданных для рассматрива 12314/9емого набора микросхем, и микросхема 7 считается негодной.Таким образом, за счет произвольной последовательности задания отрицательных импульсов на все выводы 5 микросхемы 7 независимо от их назначения, выявления положительных импульсов на всех выводах микросхемы 7, подсчета числа таких выводов и нахождения суммарного числа положительных импульсов, сформированных за один цикл проверки, способ обеспечивает возможность контроля типов микросхем с неизвестным заранее расположением входов и выходов, у кото рых один и тот же вывод может быть входом или выходом, обеспечивает воэможность определения логической функции, реализуемой логическими элементами микросхемы, в случае на- Ю хождения в корпусе микросхемы нескольких однотипных конических элементов из набора 2 И-НЕ, ЗИ-НЕ, 4 И-НЕ, 8 И-НЕ.25Предложенный способ осуществляет контроль всех логическихэлементов контролируемой логической микросхемы одновременно и не требует выполнения операций по переходу от провер-ЗОки едного логического элемента к проверке другого логического элемента, следовательно осуществляется быстрее, чем по известному способу.35Формула изобретения Способ контроля логических микросхем, включающий последовательную во времени подачу отрицательных импульсов напряжения длительностьюна логические выводы, являющиеся входами контролируемой логической микросхемы, о т л и ч а ю щ и й с я тем, что, с целью сокращения времени контроля и расширения функциональных воэможностей способа, подают поочередно и однократно отрицательные импульсы напряжения длительностьюна все логические выводЫ контролируемой микросхемы независимо от их назначения, находят число выходов контролируемой логической микросхемы по числу ее логических выводов, на которых сформирован хотя бы один положительный импульс напряжения длительностью . , находят число входов контролируемой логической микросхемы, определяя полное число положительных импульсов напряжения длительностью Т на всех логических. выводах контролируемой логической микросхемы, сравнивая полученное значение числа входов и выходов с значениями числа входов и выходов, заданными для определения определенных типов контролируемых логических микросхем, считают контролируемую микросхему годной при совпадении полученного значения чисел входов и выходов с одним из заданных, а логическую функцию контролируемой логической микросхемы определяют как совпавшую с заданной, в случае несовпадения полученного значения чисел входов и выходов с одним из заданныхзначений считают контролируемую логическую микросхему негодной.1231419 оставитель Б.Дворкехред Л. Олейник Корректор А. Обручар Сегляник акт каз 25 б 2/5 исное 4 роектная, 4 оизводственно-полиграфическое предприятие, г.ужго НИИПИ Госуд по делам 13035, Моск