Устройство для контроля логических блоков

(50 4 С 06 Р 11/2 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИИ 13-ИЮОТЕИИЕ ИЗОБРЕТЕ ЕЛЬСТВУ К АВТОРСКОМУ Сви юл. У 30 енко, В, В и Ю. И. К лубев идетельство СССР 06 Р 11/26, 1980 етельство СССР 6 Р 11/26, 1975. 54) УСТРОЙСТВО ДЛЯЧЕСКИХ БЛОКОВ57) Изобретение относится квтоматики и вычислительнойможет быть использовано дл областиехникитесто(21) 3856489/24- (22) 12,02.85 (46) 15.08.86, Б (72) А. Н. Пархо цов, Е. Г. Ершов (53) 6813(088.8 (56) Авторское с У 1005063, кл. САвторское сви У 590744, кл. С вого контроля логических блоков. Цельизобретения - увеличение быстродействия; Устройство содержит геНератортестов, блок синхрониэацин, дешифратор нуля, блок сравнения, регистр записи результатов сравнения, разрядный блок анализа несовпадений и шифратор адреса неисправности. При выявлении сигналов несовпадений блоксравнения фиксирует их и передаетчерез регистр записи результатовсравнения для анализа в разрядныйблок анализа несовпадений. Этот блокпросматривает только те разряды,в которых эафикисировано несовпадение, 2 ил.2530 Изобретение относится к автомати" ке и вычислительной технике и может быть использовано при тестовом контроле логических блоков.Цель изобретения - увеличение быс. тродействия.На фиг, 1 показана блок-схема уст" ройства; на фиг. 2 - блок анализа несовпадений.Устройства фиг. 11 содержит генератор 1 тестов, генератор 2 тактовых импульсов, распределитель 3 импульсов, разрядный блок 4 сравнения, ре" гистр 5 записи результатов сравнения, дешифратор 6, разрядный блок 7 анализа несовпадений, элементы И 8 и 9, шифратор 10 адреса неисправности, группу выходов 11 тестового на бора генератора тестов, выход 12 признака ошибки устройства, выходы 13 признака адреса неисправности, группу выходов 14 эталонного отклика генератора тестов, блок 15 синхронизации (образован генератором тактовых импульсов и распределителем), дешифратор 16 нуля (образован дешифратором и элементами И), группу выходов контролируемого логического блока 17 (не показан). Блок анализа несовпадений (фиг. 2) содержит триггеры 18.1 - 18.11 (гдел - числа выходов контролируемогологического блока), элементы ИЛИ19.1 - 19,И, элементы ИЛИ 20.120.л, коммутатор 21 (образован элементами И 21,1 - 21,И), элементыИ 22. - 22.11, элементы НЕ 23.123.и, триггер 24 пуска.Устройство работает следующим образом.Тестовый набор выдается на контролируемый логический блок по грунпе выходов 11 тестового набора ге-.нератора 1 тестов, а с выходов 14эталонного отклика в разрядный блок4 сравнения передается эталонныйотклик, соответствующий ответнымвыходным реакциям контролируемогологического блока.Тактовые импульсы поступают нараспределитель 3 импульсов, Первыйтактовый импульс поступает на входсинхронизации разрядного блока 4сравнения. Этот тактовый импульсразрешает сравнение сигналов контролируемого логического блока сих эталонными значениями, поданными по входу 14. В результате сравнения 5 10 15 20 Э 5 40 45 50 55 в разрядил блоке 4 сравнения обраэуется код, содержащий единицы в тех разрядах, где не произошло сравнения. По второму тактовому импульсу выходной код разрядного блока 4сравнения переписывается на регистр 5 записи результатов сравнения.Если дешифратор 6 выдает сигнал,свидетельствующий об отсутствииединиц на выходах регистра 5 записирезультатов сравнения, этот сигналпоступает на вход элемента И 8, открывая тем самым его для прохождениятактового импульса, который поступает на вход блокировки генератора 2тактовых импульсов и поступает навход синхронизации генератора 1 тестов,Если на регистре 5 записи результатов сравнения записан код, содержащий единицы, все последующие тактовые сигналы поступают в разрядный блок 7 анализа несовпадений и червз открытый в данном случае элемент И 9 - на выход 12 признака ошибки устройства. Тактовые импульсы производят опрос разрядов регистра 5.Рассмотрим пример, когда произошло несовпадение выходных реакцийконтролируемого логического блока с их эталоном в И-ом разряде (П-й адрес неисправности) . В этом случае только на входе л -го элемента НЕ 23 разрядного блока 7 анализа несовпадений присутствует сигнал логической "1", а на остальных разрядах - сигнал логического "О". При начальной установке системы триггер 24 пуска устанавливается в единичное состояние, а триггеры разрядов 18,1 - 18,ив нулевое состояние. Логические нули всех разрядов на входах соответ-. ствующих элементов НЕ 23 разрядного блока опроса несовпадений через элементы НЕ 23, ИЛИ 19 поступают на К- входы триггеров 18 соответствующего разряда и прочно удерживают их в ну" левом состоянии, Одновременна с этим через элементы И 22.1 - 22.11 -1 образуется обходная цепь обхода данного разряда логической "1" прямого ,выхода триггера 24 пуска. Поэтому тактовый импульс с выхода блока 15 синхронизации поступает на синхровход разрядного блока 7 анализа не" совпадений и с него - на С-входы всех триггеров 18 и триггера 24 пусЕсли несовпадение произошло нанескольких разрядах, то оцрос этихнесовпадений производится следующимобразом,Например, несовпадение произошлово втором и 1 -ом разрядах, В этомслучае на входе элемента НЕ 23,2и входе элемента 23, п присутствуетсигнал логической "1", а в других 50 1 125 ка. Так как на всех разрядах, кроме последнего, на входах сброса триггеров 18 присутствует инвертированный логический "О", то эти разряды остаются в состоянии логического "0 . В последнем разряде на входе сброса триггера 18.П присутствует сигнал инвертированной логической "1", и поэтому триггер 18, И примет значение в зависимости от значения логическогоО сигнала на его информационном входе. В данном случае на информационном входе триггера 18.присутствует сигнал логической "1", который поступает с прямого выхода триггера 24 15 пуска через элементы ИЛИ 22.1, 20.1, И 22.2, ИЛИ 20.2.И 22.11 -1, ИЛИ 20.1 -1, Таким образом, триггер 18. й переводится в состояние логической "1", активизируя своим выхо дом соответствующий вход шифратора 10 адреса неисправности. На выходе шифратора выставляется двоичный или двоично-десятичный адрес неисправности, Единичный импульс, задержан ный на время переходного процесса при переключении триггера 18. И через элемент И 2.и, поступает через открытый элемент И 21, 1 коммутатора 21 на соответствующий вход сброса одновременного разряда регистра запи. си результатов сравнения 5 и переводит 1 -ый разряд элементов памяти этого регистра в нулевое состояние.Так как остальные разряды элементов памяти регистра 5 записи находятся также в востоянии логического "0", то дешифратор 6 на своем прямом выходе вырабатывает разрешающий сигнал для элемента И 8, а на инверсном выходе - запрещающий сигнал для элемента И 9. Поэтому тактовый импульс поступает через элемент И 8 и блокирует выработку тактовых импульсов генератором 2, также поступает на вход синхрснизации генератора 1 тестов, который по этому сигналу выдает следующую тестовую последовательность. 108 б 4разрядах на входах элементов НЕ сигнал логического 0, Поэтому, на входах сброса триггеров 18,2 и 18.и присутствует сигнал инвертированной логичес.эй "1", что позволяет этим триггерам принимать значения, соответствующие сигналам на их информационных входах, а триггеры 18.1, 18.3 - 18, И впрочно удерживаются, в нулевом состоянии инвертированным логическим "0" на их входах сброса.Таким образом, в сдвиге импульса опроса с выхода триггера 24 могут принимать участие только .второй и 1-ый разряды. Следующий тактовый импульс устанавливает в единичное состояние триггер 18.2, так как единичное состояние прямого выхода триггера 24 пуска в этом случае поступает только на информационный вход. триггера 18.2 через элементы И 22,1, ИЛИ 201, На информационный вход триггера 18. 0 этот сигнал не проходит через закрытый элемент И 22,2. Заметим, что этим импульсом триггер 24 переводится в состояние логического "0", те. сдвигается только на один единичный импульс. Единичное состояние триггера 18.2 активизирует соответствующий вход шифратора 10 адреса неисправности, который выставляет соответствующий адрес на своих выходах. Это же единичное состояние триггера 18.2 через элемент И 21.2 коммутатора поступает на соответствующий вход сброса элемента памяти регистра 5 записи, переводя в нулевое состояние соответствующий разряд регистра 5, Четвертый тактовый импульс переводит в нулевое состояние триггер 18.2, так как на его информационном входе присутствует уже сигнал логического "О" с выхода триггера 24, и в единичное состояние триггер 8.0, так как на его инфор ационном входе присутствует сигнал логической "1" с прямого выхода триггера 8.2 через лементы ИЛИ 20,2, И 22,3, ИЛИ 20,3И 22, И -1, ИЛИ 20. И -1. Единичное состояние триггера 18,я аналогичным образом активизирует соответствующий вход шифратора адреса неисправности, формируя П -ый адрес неисправности.Пятый тактовый импульс останавливает работу системы, так как дешифратор б вырабатывает соответствующие сигналы на своим прямом и инверсном выходах.В системе исключения затраты временя на просмотр разрядов, ня которых не произапла несравнения, таккак разрядный блок 7 аалтиза несовпадений производят опрос только несравнившкхся разрядов,Фар мула чзстбретения)ЭУСтРОйСТВО ДЛЯ КОГтРОЛт .таГИЧЕС- ких блоков, содер)кащее Генератор тестов, регистр записи результатов сравнения, разрядный блок сравнеетият разряДный блок Янализа Гесоэпздееий шифратор адреса неисправности и блок5 синхронизаГГии причем Группа выходов эталонного Отклика Генератора тестов соединена с первой группой инФормационных входов раэрядногс блока. Сравнения, выходы .явно всехтт т 2 С разрядов катарага соединены с информационными входами разрядов разряд: наго блока анализа несовпадений, выходы которого соединены с инфармацион/ у Гьми входамк шифратора адреса неисправности, выходы которого являются вьходаа признака адреса неисправнаСгя УСтРОйСтва ВХОД УСтаНОВКИ Катарого соединен с входам установки ЗО.т цт.т Г-, ,г)ГТОЕУР ЯЕ "Лт.: г ЕГт г)ВП") ПЕ и й входам сброса регист)а за)вс)я ПЕЭ тггЬ атал С)ЭЯГЕЕЕттгя, ПЕр ВЫЙ ВЬУОПблека синхе)оеиэацкк соединен со вхаГОМ г ЯН Рантэ Ядятт РЕГит.тРЯ З ЯПИГ И рЕЗттЛГ татОВравцРНтя ВТОГ)оьВЬха т 3 блока синхронизацик соединен с Входе)м сияхрониэацик разрядного блока анализа несовпадений, выход пряэнякя теставага набора генератора тестов СОЕ;,ИЯЕН С гХОДОМ ПттСКЯ,-Лг) Е-., Ин.РО. тт) Нкзацкк ттатЭ )М г)аэг)ядяЬГЙ бЛОК анализа несовпадений содержит в еаъцом 1"М РЯЗОЯДЕ (т, Л) т, " ЧКСЛО ВЫ"- ХОДОВ КОНТ)ОЛтт)ТЕОГО 50 ГЯЧЕ СКОГО бгтакЯ) к)осме и-ГО разряда р",Ггге)э . 4) элемент Н 5 первый:)лема нт ИЛЯ и э:.емент И., а 1 -й разряд согерекит ркггер элемент НГ. ч элемент ЦИ,ПРИ.М ВХО Ц )СТЯГа ВКК Р ЯЗ Р Дтто ГО т)ГОКЯ ЯЦЯЛНЗЯГЕСЕ)птпЯДЕНКт;. СОЕДЕНЕ; С ПРрВЫМИ ВХОДЯЮГ ПЕрВЬ)Х ЭГЕЕ".товГП.Гг ГЯЗГ)ядав С ПЕРВОГО ПО (Г -;-й я перым Входам злемсята ИЛ 1 П -ГО ртязрядя )язряцнога блокя аализа, О г Ч И Ч , Ю ттт Е Е т я . )т, ДС тЕЬЮ тЕЕГттттЕпят б)ст радй ВИ 5 устройства содеряът дешифратор нуя, 4РЯЗРЯДНЫЙ Г)ЛОГ. ЯНЯГт" а НРСОВПЯДЕНЯЙ держит коммутатор и тр:, Г; -Гуска, а разряды РГО с перВОГО па (Г) Й садРр жит вторые элементы Б:ТИ,Гричем выхадь. регистра записи результатов сравнения соединены с информационными Е)ХОДЯМИ ДРШГфРЯТОРЯ НУЛЯ т ВХОД СИН - хранизации которого соединен со вторым выхог;,ам блока синхронизации, тре тий Выход которого соединен с входом синхронизация разрядного блока сравнения, прямой выход дешифратара нуля соединен с Входом блокировки блока сиехраГГизатцик и входом синхронизации генератора тестов, инверсный выход дешифрятара нуля соединен с выходам признака ошибки устройства, а в разрядном блоке анализа несовпа-дений едкиичеый вход триггера пуска соединен с входом установки устройства, информационный вход триггера пуска подключен к шине нулевого потенциала устройства, зходь синхронязации триггера всех разрядов соедине- НЬ) С ЧХОДОМ СИНХРОНИЗаЦКИ РЯЗРЯДНОГО бла:;.а анализа несовпадений, с входом синхронизации триггера пуска и управляюим входом коммутатора, информационные входы которого соединены с выходами триггеров всех разрядов, с первымя входами вторых элементов г)ЛИ разрядов с первого по ,П-)-й и выходами разрядного блока анализа несовпадений входы элементов НГ Всех разрядов соединены с соответствую- )ЦГЯМИ ИнфаРтЯЦИОНЬГМИ ВХОДаМИ РазРЯД- ного блока анализа несовпадений, выходы элементов НЕ всех разрядов, кромеО, соединены са вторыми Входами первых элементов ИГР и с первымк входами элементов И саответ:=твуюцих разрядов, Выход элемента НЕ ГГО разряде ;оединея са вторым входам элемента ИГЛ-го разряда, выход ктэторага соединен .; Входам сброТРИГГРРЯ -ГО Разг)ЯДЯ ВЬОДЬ):;Вьх элементов ИХП г,а-Ояд в с Гер .:т)"а ПО (Л" )- ). СОЕДИ ЕНЫ СО ВХОДЯМК :.Проса триггера"- одноименных разряДа э т БьхадьэлемснГО В И . Я РЯДО 5ттЕРВОГ"а Па (", -) -СОРДИНЕНЫ с: вторыми Входами вторых элементов И.И Однаименньх Газрядав, ВыходытЕ р) Х г. ЛтЕНт Гттт Лт яОВ т гег. - ВЕ)ГО ПО (- )-й СОЕДЕ)НЕГЬ;. ИяфаРМаГОЕ)МК ВХОД тт ГРК ; Р :, . РЯДОВ т О ВтаРСГО ПО т-йт,я СО ,. ., ВХаД"- ГЧ З.".СМЕНтОВ И ряэрядав СО ВтарОГО пс ГП-)-й вьХОД триГГЕра ПуСКЯ Сае)25086 динен с вторым входом элемента И первого разряда и информационным входом триггера первого разряда. ОНПЗ. .Э. 1 оишр. й. Рзводствеино-ц ческое иятие, г. Ужгор Тираж 671Государственного комитета СССРелам изобретений и открытийМосква, Ж, Раушская наб д,